Saltar al contenido principal
LibreTexts Español

10.2: FABRICACIÓN

  • Page ID
    84143
  • \( \newcommand{\vecs}[1]{\overset { \scriptstyle \rightharpoonup} {\mathbf{#1}} } \)

    \( \newcommand{\vecd}[1]{\overset{-\!-\!\rightharpoonup}{\vphantom{a}\smash {#1}}} \)

    \( \newcommand{\id}{\mathrm{id}}\) \( \newcommand{\Span}{\mathrm{span}}\)

    ( \newcommand{\kernel}{\mathrm{null}\,}\) \( \newcommand{\range}{\mathrm{range}\,}\)

    \( \newcommand{\RealPart}{\mathrm{Re}}\) \( \newcommand{\ImaginaryPart}{\mathrm{Im}}\)

    \( \newcommand{\Argument}{\mathrm{Arg}}\) \( \newcommand{\norm}[1]{\| #1 \|}\)

    \( \newcommand{\inner}[2]{\langle #1, #2 \rangle}\)

    \( \newcommand{\Span}{\mathrm{span}}\)

    \( \newcommand{\id}{\mathrm{id}}\)

    \( \newcommand{\Span}{\mathrm{span}}\)

    \( \newcommand{\kernel}{\mathrm{null}\,}\)

    \( \newcommand{\range}{\mathrm{range}\,}\)

    \( \newcommand{\RealPart}{\mathrm{Re}}\)

    \( \newcommand{\ImaginaryPart}{\mathrm{Im}}\)

    \( \newcommand{\Argument}{\mathrm{Arg}}\)

    \( \newcommand{\norm}[1]{\| #1 \|}\)

    \( \newcommand{\inner}[2]{\langle #1, #2 \rangle}\)

    \( \newcommand{\Span}{\mathrm{span}}\) \( \newcommand{\AA}{\unicode[.8,0]{x212B}}\)

    \( \newcommand{\vectorA}[1]{\vec{#1}}      % arrow\)

    \( \newcommand{\vectorAt}[1]{\vec{\text{#1}}}      % arrow\)

    \( \newcommand{\vectorB}[1]{\overset { \scriptstyle \rightharpoonup} {\mathbf{#1}} } \)

    \( \newcommand{\vectorC}[1]{\textbf{#1}} \)

    \( \newcommand{\vectorD}[1]{\overrightarrow{#1}} \)

    \( \newcommand{\vectorDt}[1]{\overrightarrow{\text{#1}}} \)

    \( \newcommand{\vectE}[1]{\overset{-\!-\!\rightharpoonup}{\vphantom{a}\smash{\mathbf {#1}}}} \)

    \( \newcommand{\vecs}[1]{\overset { \scriptstyle \rightharpoonup} {\mathbf{#1}} } \)

    \( \newcommand{\vecd}[1]{\overset{-\!-\!\rightharpoonup}{\vphantom{a}\smash {#1}}} \)

    El proceso utilizado para hacer circuitos integrados monolíticos dicta el tipo y rendimiento de los componentes que se pueden realizar. Dado que las probabilidades de éxito de cada paso del proceso de fabricación se multiplican para producir la probabilidad de completar con éxito un circuito, los fabricantes son comprensiblemente reacios a introducir operaciones adicionales que deben reducir los rendimientos y con ello aumentar el costo del circuito final. Algunos fabricantes sí utilizan procesos que están más involucrados que el aquí descrito y así aumentan la variedad y calidad de los componentes que pueden formar, pero desafortunadamente los circuitos hechos por estos procesos más complejos suelen ser fácilmente reconocidos por sus mayores costos.

    El proceso más común utilizado para fabricar circuitos integrados lineales y digitales es el proceso plano-epitaxial de seis máscaras. Esta tecnología evolucionó a partir de la utilizada para fabricar transistores planos. Cada operación de enmascaramiento en sí implica una serie de pasos, los más importantes de los cuales son los siguientes. Una capa de dióxido de silicio se forma primero exponiendo el material de circuito integrado de silicio a vapor u oxígeno a temperaturas elevadas. Esta capa es fotosensibilizada, y las regiones se definen exponiendo fotográficamente la oblea usando un patrón específico, desarrollando la imagen resultante y eliminando el material fotosensible no endurecido para exponer la capa de óxido. Esta capa es luego grabada en las regiones desprotegidas. La propia capa de óxido forma así una máscara que permite\(N\) - o\(P\) tipo de dopantes para ser difundidos en la oblea de silicio. Después de la difusión, se reforma el óxido y se repite el proceso de enmascaramiento para definir nuevas áreas.

    Si bien la operación descrita anteriormente parece compleja, particularmente cuando consideramos que se repite seis veces, se puede fabricar simultáneamente una gran cantidad de circuitos completos. Los circuitos se pueden probar individualmente para eliminar los defectos localizados. El resultado neto es que se obtiene una gran cantidad de circuitos en funcionamiento de cada oblea de silicio procesada con éxito a un bajo costo promedio por circuito.

    Transistores

    El proceso de seis máscaras está diseñado para fabricar transistores NPN, y los transistores con características similares a las de prácticamente todos los tipos discretos se pueden formar por el proceso. Los demás componentes necesarios para completar el circuito deben realizarse durante las mismas operaciones que forman los transistores NPN.

    En la Figura 10.1 se muestra una vista en sección transversal de un transistor NPN realizado mediante el proceso plano-epitaxial de seis máscaras. (Se advierte que en esta y en las siguientes figuras, las dimensiones relativas se han distorsionado groseramente para presentar rasgos claramente esenciales. En particular, las dimensiones verticales en la capa epitaxial se han expandido con respecto a otras dimensiones. La dimensión horizontal mínima está limitada al orden de 0.001 pulgadas por incertidumbres asociadas a la definición fotográfica de regiones adyacentes. Por el contrario, las dimensiones verticales en la capa epitaxial están definidas por las profundidades de difusión y son típicamente un factor de 10 a 100 veces más pequeñas). La fabricación comienza con un\(P\) tipo

    sustrato (relativamente mucho más grueso que el mostrado en la figura) que proporciona rigidez mecánica a toda la estructura. La primera operación de enmascaramiento se utiliza para definir regiones de\(N\) tipo fuertemente dopado (designadas como\(N^+\)) en el sustrato. El motivo de estas regiones de subcolector o capa enterrada se describirá posteriormente. Una\(N\) capa relativamente ligeramente dopada que será el colector del transistor completo se forma entonces en la parte superior del sustrato por un proceso de crecimiento epitaxial.

    La siguiente operación de enmascaramiento realizada en la capa epitaxial crea regiones de\(P\) tipo (o\(P^+\)) fuertemente dopadas que se extienden completamente a través de la capa epitaxial hasta el sustrato. Estas regiones de aislamiento junto con el sustrato separan la capa epitaxial en un número de N regiones cada una rodeada por material P. El sustrato (y por lo tanto las regiones de aislamiento) se conectará a la tensión más negativa aplicada al circuito. Dado que las\(N\) regiones adyacentes al aislamiento y al sustrato no pueden polarizarse negativamente con respecto a estas regiones, las diversas\(N\) regiones están aisladas eléctricamente entre sí por\(P-N\) uniones polarizadas inversas. Los pasos posteriores del proceso convertirán cada área aislada en un componente separado.

    La región base\(P\) tipo se forma durante la siguiente operación de enmascaramiento. El transistor se completa difundiendo un\(N^+\) emisor en la base. Un contacto colector, cuya necesidad se describe a continuación, se forma en la región del colector durante la difusión del emisor. La capa de óxido vuelve a crecer por última vez, y las ventanas que permitirán el contacto con las diversas regiones son grabadas en este óxido. Luego, toda la oblea se expone al aluminio vaporizado, que forma una fina capa de aluminio sobre la superficie. La operación de enmascaramiento final separa esta capa de aluminio en el patrón conductor que interconecta los diversos componentes.

    Las seis operaciones de enmascaramiento descritas anteriormente pueden resumirse de la siguiente manera:

    • Subcolector o capa enterrada
    • Aislamiento
    • Base
    • Emisor
    • Ventana de contacto
    • Patrón de conductor

    La capa enterrada y las regiones de contacto colector-contacto fuertemente dopadas se incluyen por las siguientes razones. Recordemos que para reducir la inyección inversa desde la base de un transistor a su emisor lo que disminuye la ganancia de corriente, es necesario tener el nivel de dopaje relativo del emisor significativamente mayor que el de la base. También es necesario dopar el colector ligeramente con respecto a la base para que la capa de carga espacial del colector se extienda dominantemente en la región del colector con el fin de evitar una baja tensión de ruptura de colector a base. Como resultado de estas desigualdades en cascada, la región colectora está ligeramente dopada y, por lo tanto, tiene una alta resistividad. Si la corriente collec tor tuviera que fluir lateralmente a través de este material de alta resistividad, un transistor tendría una gran resistencia en serie con su colector. El subcolector de baja resistividad actúa como una barra de cortocircuito que conecta la región activa del colector inmediatamente debajo de la base con el contacto del colector. La longitud de la trayectoria de corriente del colector a través de la región de alta resistividad es acortada significativamente por el subcolector. (Recuerde que las dimensiones verticales en la región epitaxial son en realidad mucho más cortas que las dimensiones horizontales).

    El contacto del\(N^+\) colector fuertemente dopado es necesario para evitar que el material colector se convierta al tipo P por el aluminio que es un dopante\(P\) tipo. Es interesante señalar que la unión de diodo Schottky que se puede formar cuando se deposita aluminio sobre\(N\) material ligeramente dopado se utiliza como diodo de abrazadera en ciertos circuitos integrados digitales.

    Como se mencionó anteriormente, se pueden hacer excelentes transistores NPN mediante este proceso, y el rendimiento de ciertos diseños puede ser mejor que el de sus contrapartes de componentes discretos. Por ejemplo, la capacitancia de colector a base de los transistores modernos de alta velocidad puede estar dominada por plomo en lugar de capacitancia de capa de carga espacial. Las pequeñas geometrías posibles con los circuitos integrados reducen la capacitancia de interconexión. Además, los transistores NPN son extremadamente económicos de fabricar por este método, con el incremento incremental en el precio de venta atribuible a agregar un transistor a un circuito que es una fracción de un centavo.

    Dado que todos los transistores en una oblea particular se forman simultáneamente, todos deben tener características similares (dentro de la uniformidad del procesamiento) sobre una base por unidad de área. De hecho, esta uniformidad se explota a menudo para la fabricación de transistores emparejados. Se mantiene un grado de libertad de diseño mediante el ajuste de las áreas activas relativas de varios transistores en un circuito, ya que la corriente de colector de un transistor a voltaje fijo de base a emisor es proporcional a su área. Esta relación se utiliza frecuentemente para controlar las relaciones colector-corriente de varios transistores (ver Sección 10.3). Alternativamente, el área de un transistor puede seleccionarse para optimizar la ganancia de corriente en su nivel de corriente de reposo anticipado. Por lo tanto, los transistores utilizados en la etapa de salida de un amplificador operacional son frecuentemente mayores que los utilizados en su etapa de entrada.

    Una innovación reciente (R. J. Widlar, “Super Gain Transistors for IC's”, National Semiconductor Corporation, Technical Paper TP-1 1, marzo de 1969.) utilizada en algunos diseños de alto rendimiento incorpora dos difusiones de emisores para aumentar significativamente la ganancia de corriente de ciertos transistores en el circuito. La capa de óxido se graba primero en el emisor

    región de transistores seleccionados, y se completa la difusión del primer emisor. Entonces, sin ningún rebrote de óxido, se exponen las regiones emisoras de los transistores restantes y se completa la difusión del segundo emisor. Los transistores que han recibido ambas difusiones de emisores a veces se denominan transistores “súper\(\beta\)” ya que el ancho de base estrecho que resulta de las dos difusiones puede producir ganancias de corriente entre\(10^3\) y\(10^4\). La región de base estrecha también reduce el voltaje de ruptura de colector a base a varios voltios, y se deben tomar precauciones en los circuitos que utilizan estos dispositivos para asegurar que no se exceda el voltaje de ruptura. Un segundo problema es que un horario de difusión demasiado celoso puede reducir fácilmente el ancho de base a cero, y el precio de los amplificadores que utilizan\(\beta\) supertransistores generalmente refleja esta posibilidad.

    Transistores

    El proceso epitaxial de seis máscaras que normalmente se usa para circuitos integrados monolíticos está optimizado para la fabricación de transistores NPN, y cualquier otro componente de circuito se ve comprometido porque deben hacerse compatibles con la fabricación de NPN. Una de las limitaciones del proceso es que los transistores PNP de alta calidad no pueden ser hechos por él. Esta limitación es particularmente severa en vista de las ventajas topológicas asociadas con el uso de transistores complementarios. Por ejemplo, el cambio de nivel de voltaje requerido para hacer que los rangos de voltaje de entrada y salida se superpongan en un amplificador operativo se logra más fácilmente usando un dispositivo de polaridad para la etapa de entrada combinado con el tipo complementario en la segunda etapa. Del mismo modo, los diseños para etapas de salida que no requieren alta corriente de reposo son engorrosos a menos que se utilicen dispositivos complementarios.

    2021-08-17 9.31.00.png
    Figura 10.2 Transistor lateral-PNP.

    Un tipo de transistor PNP que se puede hacer por el proceso de seis máscaras se llama PNP lateral. Este dispositivo se realiza utilizando la difusión de base NPN tanto para las regiones del emisor como del colector. La capa epitaxial de tipo N se utiliza como región base. La Figura 10.2 muestra una vista en sección transversal de una posible geometría. (Las geometrías prácticas generalmente rodean la franja del emisor con una región colectora. Este refinamiento no altera el funcionamiento básico del dispositivo.) La corriente fluye lateralmente de emisor a colector en esta estructura, en contraste con el flujo vertical que resulta en un diseño convencional.

    Hay una serie de problemas asociados con el transistor PNP lateral. Los niveles relativos de dopaje de sus regiones de emisor, base y colector están lejos de ser óptimos. Más importante, sin embargo, es el hecho de que el ancho de base para la estructura está controlado por una operación de enmascaramiento en lugar de una profundidad de difusión, y es de uno a dos órdenes de magnitud mayor que el de un transistor convencional. También hay ganancia de corriente parásita al sustrato que actúa como segundo colector para el transistor. Estos efectos se combinaron originalmente para producir ganancia de corriente muy baja, con valores\(\beta\) de menos de unidad comunes en PNP'S laterales tempranos. Más recientemente, los refinamientos de procesos que involucran principalmente el uso de la capa enterrada para reducir la ganancia de corriente parásita han dado como resultado ganancias de corriente superiores a 100.

    Una limitación más fundamental es que la base extremadamente ancha conduce a un almacenamiento excesivo de carga en esta región y, en consecuencia, valores muy bajos para fT. El desplazamiento de fase asociado a esta configuración normalmente limita a 1 a 2 MHz el ancho de banda de bucle cerrado de un amplificador operacional que incluye un PNP lateral en la ruta de ganancia.

    2021-08-17 9.33.42.png
    Figura 10.3 Transistor PNP lateral-colector dividido.

    Una variación interesante del transistor lateral-PNP se muestra en la Figura 10.3. El voltaje de base a emisor aplicado a este dispositivo establece la densidad de corriente por unidad de longitud que fluye en una dirección perpendicular al emisor. Las corrientes relativas interceptadas por los dos colectores son, por lo tanto, iguales a las longitudes relativas del colector. El concepto se puede ampliar, y en algunos diseños se utilizan transistores lateral-PNP con tres o más colectores.

    Una ventaja de la estructura lateral-PNP es que la tensión de ruptura de base a emisor de este dispositivo es igual a la tensión de ruptura de colector a base de los transistores NPN que se forman por el mismo proceso. Esta característica permite la operación no lineal con grandes voltajes de entrada diferentes para amplificadores operativos que incluyen PNP laterales en su etapa de entrada. (En la Sección 10.4 se dan dos ejemplos.)

    2021-08-17 9.34.32.png
    Figura 10.4 Transistor PNP vertical o sustrato.

    Una segunda estructura PNP posible es la PNP vertical o sustrato ilustrada en la Figura 10.4. Este tipo de transistor consiste en un emisor formado por la difusión de base NPN y una base de material colector NPN, con el sustrato formando el colector\(P\) tipo. El ancho de la base es la diferencia entre la profundidad de la difusión\(P\) tipo y el grosor de la capa epitaxial y puede controlarse moderadamente bien. La ganancia de corriente puede ser razonablemente alta y el ancho de banda es considerablemente mejor que el de un diseño lateral. Una consecuencia no deseable de los compromisos necesarios es que las hermanas tran de gran área deben ser utilizadas para mantener la ganancia a niveles moderados de corriente. Otra dificultad más grave es que los colectores de todos los PNP'S de sustrato son com mon y están conectados a la tensión de alimentación negativa. Por lo tanto, los PNP'S de sustrato solo pueden ser utilizados como seguidores emisores.

    Otros componentes

    El material base\(P\) tipo se utiliza normalmente para resistencias, y la resistividad de este material dictada por el nivel de dopado de la región base es típicamente de 100 a 200 ohmios por cuadrado. Los problemas asociados con lograr altas relaciones longitud-ancho en un área razonable y con capacitancia distribuida tolerable suelen limitar los valores máximos de resistencia al orden de 10 kilo-ohmios. De igual manera, otras consideraciones geométricas limitan el menor valor de las resistencias realizadas utilizando la difusión base al orden de 25 ohmios. Las resistencias de mayor valor (hasta aproximadamente 100 kilo-ohmios) se pueden fabricar utilizando el material colector de mayor resistividad, mientras que las resistencias de menor valor se forman a partir del material emisor fuertemente dopado.

    Las consideraciones prácticas hacen que el control de los valores absolutos de resistencia sea mejor del 10 al 20% antieconómico, y el coeficiente de temperatura de todas las resistencias de circuito integrado es alto según los estándares de componentes discretos. Sin embargo, es posible igualar dos resistencias al 5% o mejor, y todas las resistencias hechas de una sola difusión tienen coeficientes de temperatura idénticos.

    2021-08-17 9.44.49.png
    Figura 10.5 Resistencia pellizcada.
    2021-08-17 9.45.35.png
    Figura 10.6 Característica de corriente-voltaje de resistencia pellizcada.

    Es posible fabricar resistencias de geometría pequeña y de gran valor difundiendo material emisor a través de una resistencia de material base (ver Figura 10.5). El área transversal de la trayectoria de corriente disminuye por esta difusión y son posibles valores de resistencia en el orden de\(10 k\Omega\) por cuadrado. El dispositivo resultante, denominado resistencia pinzada, tiene las características altamente no lineales ilustradas en la Figura 10.6. La porción de corriente más baja de esta curva es el resultado de la acción del transistor de efecto de campo, con el material de resistencia de\(P\) tipo formando un canal rodeado por una puerta\(N\) tipo. El potencial de la región de la puerta se mantiene cerca del extremo más positivo del canal por conducción a través de la\(P-N\) unión. Por lo tanto, si el extremo polarizado positivamente de la resistencia pinzada se considera la fuente de un FET de\(P\) canal, las características de la resistencia son las características de drenaje de un FET con aproximadamente cero voltaje de puerta a fuente. Cuando el voltaje aplicado a través de la estructura excede el voltaje de ruptura inverso de la\(P\) unión\(N^+\) y, la\(N^+\) región fuertemente dopada forma una trayectoria de baja resistencia a través de la resistencia. La región de alta conductancia de las características resulta de este efecto.

    Además de la no linealidad descrita anteriormente, el valor absoluto de una resistencia pinzada es considerablemente más difícil de controlar que el de una resistencia de región base estándar. A pesar de estas limitaciones, se utilizan resistencias pellizcadas

    en circuitos integrados, a menudo como trayectorias de derivación a través de uniones de base a emisor de transistores bipolares. El valor absoluto de dicha trayectoria de derivación es relativamente poco importante en muchos diseños, y el voltaje aplicado a la resistencia está limitado a una fracción de un voltio por la unión del transistor.

    2021-08-17 9.50.31.png
    Figura 10.7 Colector FET. (\(a\)) Vista en sección transversal. (\(b\)) Vista superior.

    Una estructura alternativa de alta resistencia que se ha utilizado como fuente de corriente de polarización en algunos diseños de circuitos integrados es el FET de colector que se muestra en la Figura 10.7. Este dispositivo, que actúa como un FET de\(N\) canal con su puerta polarizada a la tensión de alimentación negativa del circuito, no tiene los problemas de voltaje de ruptura asociados con la resistencia pellizcada.

    2021-08-17 9.51.56.png
    Figura 10.8 Transistor conectado a diodos.

    Los diodos de circuito integrado se fabrican fácilmente. La unión colector a base de los transistores NPN se puede utilizar cuando es necesario un voltaje de ruptura inverso moderadamente alto. El transistor conectado a diodos (Figura 10.8) se utiliza cuando se requieren características de diodo coincidentes con características de transistor. Si se supone que las relaciones de los terminales del transistor son

    \[I_C = I_S e^{qV_{BE}/kT} \nonumber \]

    podemos escribir para el transistor conectado a diodos

    \[I_D = I_B + I_C = \left (1 + \dfrac{1}{\beta} \right ) I_C = \left (1 + \dfrac{1}{\beta} \right ) I_S e^{qV_D /kT} \simeq I_S e^{V_D /kT} \nonumber \]

    La unión de base a emisor se utiliza como diodo Zener en algunos circuitos. El voltaje de ruptura inversa de esta unión se determina mediante procesamiento de transistores, con un valor típico de seis voltios.

    Las uniones de diodos polarizadas inversas se pueden usar como condensadores cuando las características no lineales de la capacitancia espacio-capa de carga son aceptables. Una estructura de condensador lineal alternativa utiliza el óxido como dieléctrico, con la capa de metalización de aluminio una placa y el material semiconductor la segunda placa. Este tipo de condensador semiconductor de óxido de metal tiene la ventaja adicional de la operación bipolar en comparación con un diodo. La capacitancia por unidad de área de cualquiera de estas estructuras hace que los condensadores sean más grandes de lo\(100\ pF\) poco práctico.


    This page titled 10.2: FABRICACIÓN is shared under a CC BY-NC-SA 4.0 license and was authored, remixed, and/or curated by James K. Roberge (MIT OpenCourseWare) via source content that was edited to the style and standards of the LibreTexts platform; a detailed edit history is available upon request.