Saltar al contenido principal
LibreTexts Español

9.3: Osciladores de chip único y generadores de frecuencia

  • Page ID
    87949
  • \( \newcommand{\vecs}[1]{\overset { \scriptstyle \rightharpoonup} {\mathbf{#1}} } \) \( \newcommand{\vecd}[1]{\overset{-\!-\!\rightharpoonup}{\vphantom{a}\smash {#1}}} \)\(\newcommand{\id}{\mathrm{id}}\) \( \newcommand{\Span}{\mathrm{span}}\) \( \newcommand{\kernel}{\mathrm{null}\,}\) \( \newcommand{\range}{\mathrm{range}\,}\) \( \newcommand{\RealPart}{\mathrm{Re}}\) \( \newcommand{\ImaginaryPart}{\mathrm{Im}}\) \( \newcommand{\Argument}{\mathrm{Arg}}\) \( \newcommand{\norm}[1]{\| #1 \|}\) \( \newcommand{\inner}[2]{\langle #1, #2 \rangle}\) \( \newcommand{\Span}{\mathrm{span}}\) \(\newcommand{\id}{\mathrm{id}}\) \( \newcommand{\Span}{\mathrm{span}}\) \( \newcommand{\kernel}{\mathrm{null}\,}\) \( \newcommand{\range}{\mathrm{range}\,}\) \( \newcommand{\RealPart}{\mathrm{Re}}\) \( \newcommand{\ImaginaryPart}{\mathrm{Im}}\) \( \newcommand{\Argument}{\mathrm{Arg}}\) \( \newcommand{\norm}[1]{\| #1 \|}\) \( \newcommand{\inner}[2]{\langle #1, #2 \rangle}\) \( \newcommand{\Span}{\mathrm{span}}\)\(\newcommand{\AA}{\unicode[.8,0]{x212B}}\)

    La generación de señales es un requisito básico para una amplia variedad de aplicaciones, por lo que varios fabricantes producen una selección de osciladores de CI único y generadores de frecuencia. Algunos de estos tienden a funcionar en el rango por debajo de 1 MHz y generalmente requieren algún tipo de red de resistencia/condensador externa para establecer la frecuencia de operación. También están disponibles otros circuitos altamente especializados para aplicaciones específicas. En esta sección examinaremos algunos de los CI a los que se hace referencia genéricamente como generadores de reloj, osciladores controlados por voltaje, bucles de bloqueo de fase y temporizadores.

    9.3.1: Generador de Ondas Cuadradas/Reloj

    La necesidad de circuitos integrados estables, de bajo costo y fáciles de usar para generar ondas cuadradas para las necesidades de reloj es generalizada. Varias empresas fabrican este tipo de dispositivos. Un ejemplo es el LTC6900 de Linear Technology. En la Figura se muestra una hoja de descripción con una fórmula básica de programación\(\PageIndex{1}\).

    9.3.1.png

    Figura\(\PageIndex{1}\): Descripción del LTC6900. Reimpreso cortesía de Linear Technology

    El LTC6900 es un circuito de baja potencia de 5 voltios disponible en un paquete SOT-23 (5 pines). Opera de 1 kHz a 20 MHz. La frecuencia de salida es programable a través de una sola resistencia y la conexión a su pin divisor (etiquetado DIV). La frecuencia del oscilador maestro viene dada por la ecuación

    \[ f_o = 10 MHz \frac{20 k}{R_{set}} \label{9.33} \]

    \(R_{set}\)está conectado desde el pin de la fuente de alimentación al pin SET. Los valores aceptables oscilan entre 10 k\(\Omega\) y 2 M\(\Omega\). Si el pin DIV está conectado a tierra, la frecuencia de salida será la calculada. Si el pin DIV se deja desconectado, la frecuencia de salida se dividirá por 10 y si el pin DIV está conectado a +5 voltios, la frecuencia de salida se reducirá en un factor de 100. Esto se resume gráficamente en la Figura\(\PageIndex{2}\).

    9.3.2.png

    Figura\(\PageIndex{2}\): Oscilador LTC6900. Funcionamiento Reimpreso cortesía de Linear Technology

    Ejemplo\(\PageIndex{1}\)

    Usando el LTC6900, diseñe un oscilador de onda cuadrada de 10 kHz.

    10 kHz está dentro del rango de este IC. Para lograrlo cómodamente, necesitaremos una configuración de división por 100 basada en la gráfica de la Figura\(\PageIndex{2}\). Esto requerirá que atemos el pin DIV a +5 voltios. El valor de\(R_{set}\) puede aproximarse a partir de la gráfica o calcularse directamente.

    \[ f_{osc} = 10 MHz \frac{20 k}{N\times R_{set}} \nonumber \]

    \[ R_{set} = 10 MHz \frac{20 k}{N\times f_{osc}} \nonumber \]

    \[ R_{set} = 10 MHz \frac{20 k}{100\times 100 kHz} \nonumber \]

    \[ R_{set} = 200 k \nonumber \]

    9.3.2: Oscilador controlado por voltaje

    Un oscilador controlado por voltaje (generalmente abreviado como VCO) no produce una frecuencia de salida fija. Como su nombre indica, la frecuencia de salida de un VCO depende de un voltaje de control. Existe una relación fija entre el voltaje de control y la frecuencia de salida. Teóricamente, casi cualquier oscilador se puede convertir en un VCO. Por ejemplo, si se usa una resistencia como parte del circuito de sintonización, podría reemplazarse por alguna forma de resistencia controlada por voltaje, como un FET o una combinación de resistencia/lámpara dependiente de la luz. Al hacer esto, se puede usar un potencial externo para establecer la frecuencia de oscilación. Esto es muy útil si la frecuencia necesita cambiarse de manera rápida o precisa barrida a través de algún rango.

    Un ejemplo clásico de la utilidad de un VCO se muestra en la Figura\(\PageIndex{3}\). Este es un esquema simplificado de un sintetizador de teclado musical monofónico analógico. Las teclas del sintetizador son poco más que interruptores. Estos interruptores toman potenciales de un divisor de voltaje. A medida que el músico toca el teclado, los interruptores enganchan potenciales cada vez más altos. Estos niveles se utilizan para controlar un VCO muy preciso. Cuanto mayor sea el voltaje de control, mayor será la frecuencia o tono de salida.

    9.3.3.png

    Figura\(\PageIndex{3}\): Sintetizador de música simplificado usando VCO.

    Los VCO se pueden utilizar para una serie de otras aplicaciones, incluyendo analizadores de espectro de frecuencia barrida, modulación y demodulación de frecuencia, y sistemas de control. También es una parte integral del bucle de bloqueo de fase, como veremos más adelante en este capítulo.

    Un ejemplo de un VCO es el LTC6990. Es parte de la serie TimerBlox de Linear Technology de CI de temporizador/contador/reloj. La serie incluye fuentes de reloj que operan más de 100 MHz y temporizadores que cambian a velocidades de varias horas. El LTC6990 opera en el rango de poco menos de 500 Hz a 2 MHz. Si bien se puede usar para aplicaciones de frecuencia fija, también lo convierte en un VCO flexible. En la Figura se muestra una visión general\(\PageIndex{4}\).

    9.3.4.png

    Figura\(\PageIndex{4}\): VCO LTC6990. Reimpreso cortesía de Linear Technology

    Al igual que el LTC6900, el LTC6990 está programado con tan solo una resistencia y tiene una opción de divisor de frecuencia. A diferencia de su hermano, las capacidades del divisor son mucho más amplias, abarcando ocho configuraciones de potencia de dos en comparación con solo configuraciones de tres décadas. Un oscilador básico de frecuencia fija se muestra en la parte inferior izquierda de la Figura\(\PageIndex{4}\) donde la frecuencia de oscilación maestra es controlada por\(R_{set}\). La operación de VCO estándar se muestra en la parte inferior derecha. El LTC6990 también tiene la opción de un estado de salida de alta impedancia, haciendo un total de 16 posibilidades de divisor/salida. Esta configuración se programa normalmente mediante el uso de dos resistencias externas. La tabla de programación se reproduce en la Figura\(\PageIndex{5}\).

    9.3.5.png

    Figura\(\PageIndex{5}\): Oscilador LTC6990. programación Reimpreso cortesía de Linear Technology

    El estado de salida depende de la combinación del pin de habilitación de salida (OE) y la lógica Hi-Z. Cuando el OE es alto, la salida estará activa. Si el OE es bajo y Hi-Z es bajo, entonces la salida se mantendrá baja. Finalmente, si el OE es bajo y Hi-Z es alto, entonces la salida pasará a un estado de alta impedancia.

    El voltaje presente en el pin DIVCODE establece el divisor de frecuencia y el modo de impedancia. Este voltaje es interpretado por un convertidor analógico a digital interno de 4 bits (los convertidores AD son el tema del Capítulo Doce). Si bien es posible alimentar este pin con alguna fuente externa, el método más práctico es simplemente crear un divisor de voltaje con un par de resistencias de 1% de tolerancia; una atada desde la fuente de alimentación al pin DIVCODE, y la segunda conectada de DIVCODE a tierra.

    El oscilador maestro del LTC6990 es controlado por la corriente en el pin SET. Internamente, el voltaje en este pin se mantiene en 1 voltio, por lo tanto la frecuencia puede ser ajustada por una sola resistencia\(R_{set}\),, conectada desde este pin a tierra. Luego se puede dividir a menor frecuencia. Esta es esencialmente la misma situación que encontramos con el LTC6900. \(\mu\)Una corriente de 20 A (es decir, 50 k\(\Omega\)) producirá la tasa máxima de 1 MHz. Corrientes más bajas (resistencias más altas) producirán frecuencias proporcionalmente más bajas.

    El valor DIVCODE dividirá esta frecuencia base más abajo por potencias de dos. Podemos expresar esta relación con la siguiente fórmula,

    \[ f_{osc} = 1 MHz \frac{50 k}{N_{DIV} R_{set}} \label{9.34} \]

    donde\(N_{DIV}\) se encuentra de la tabla en la Figura\(\PageIndex{5}\)

    El proceso de diseño comienza identificando el rango de frecuencia apropiado. Es mejor si la frecuencia de oscilación deseada no se encuentra en los extremos de ningún rango dado. Una vez que se determina un rango, se\(N_{DIV}\) encuentra el valor correspondiente para, y junto con él, los valores requeridos de la resistencia divisora,\(R_1\) y\(R_2\). A partir de ahí es un asunto sencillo resolver Ecuación\ ref {9.34} en términos de\(R_{set}\).

    Ejemplo\(\PageIndex{2}\)

    Un LTC6990 está conectado como se muestra en la Figura\(\PageIndex{6}\). Se está utilizando como convertidor de luz a frecuencia. Es decir, la frecuencia de salida será controlada por la cantidad de luz que golpea un sensor. El sensor es una celda de CdS (Sulfuro de Cadmio) que está conectada en la posición de\(R_{set}\). Bajo condiciones de poca luz la célula producirá una alta resistencia y a medida que el nivel de luz aumenta la resistencia disminuye. Suponiendo que la celda varía de 500 k a 60 k, determinar el rango de frecuencias de salida. Primero, determine el valor DIVCODE. Esto se puede encontrar calculando la relación del divisor de voltaje de\(R_1\) y\(R_2\), pero en este circuito se han utilizado valores recomendados de la tabla DIVCODE. Por observación,\(N_{DIV}=16\).

    A continuación, calculamos las frecuencias límite.

    9.3.6.png

    Figura\(\PageIndex{6}\): Circuito convertidor de luz a frecuencia por Ejemplo\(\PageIndex{2}\).

    \[ f_{osc} = 1MHz \frac{50 k}{N_{DIV} R_{set}} \nonumber \]

    \[ f_{osc} = 1MHz \frac{50k}{16\times 500 k} \nonumber \]

    \[ f_{osc} = 6.25 kHz \nonumber \]

    \[ f_{osc} = 1MHz \frac{50 k}{N_{DIV} R_{set}} \nonumber \]

    \[ f_{osc} = 1MHz \frac{50k}{16 x 60 k} \nonumber \]

    \[ f_{osc} = 52.08 kHz \nonumber \]

    Observe que a medida que aumentan los niveles de luz, la frecuencia aumenta en proporción.

    Cuando se usa en modo VCO, el elemento más importante a recordar es que la frecuencia del oscilador maestro se establece por la corriente que sale del pin SET\(I_{set}\), como lo expresa la siguiente fórmula

    \[ f_o = 1 MHz \times 50 k \frac{I_{set}}{V_{set}} \nonumber \]

    \(V_{set}\)se mantiene a 1 voltio internamente por lo que esto reduce a

    \[ f_o = 1 MHz \times 50 k \times I_{set} \label{9.35} \]

    \(f_{osc}\)luego se divide por\(N_{DIV}\). La frecuencia de oscilación final puede expresarse como

    \[ f_{osc} = 1 MHz \times 50 k \frac{I_{set}}{N_{DIV}} \label{9.36} \]

    Tenga en cuenta que\(I_{set}\) está saliendo del chip. Además, tenga en cuenta la frecuencia de oscilación y\(I_{set}\) son directamente proporcionales. Además, hay que tener en cuenta que la\(I_{set}\) variación, y por ende, la variación de frecuencia, debe mantenerse a 16:1 para obtener el mejor rendimiento, donde el valor máximo de\(I_{set}\) es de 20\(\mu\) A. Un método sencillo para obtener el control de voltaje se muestra en la Figura\(\PageIndex{4}\). Aquí hay algunos problemas potenciales. Primero, el rango de voltaje del circuito de control puede no ser capaz de lograr la frecuencia deseada con ese circuito. Segundo, tenga en cuenta que los voltajes de control más altos producirán frecuencias de salida más bajas, es decir, una relación inversa. Esto puede ser un problema en algunas aplicaciones. En consecuencia, examinaremos un método más genérico de control del circuito mediante el uso de un amplificador operacional externo para escalar y compensar.

    9.3.7.png

    Figura\(\PageIndex{7}\): Un método para mapear el voltaje de control.

    El circuito de la Figura\(\PageIndex{7}\) presenta un método para mapear el voltaje de control existente en el LTC6990 o cualquier VCO similar. En este circuito se utiliza un amplificador sumador simple para escalar y compensar. El voltaje de control\(V_C\),, es escalado por un canal del verano ponderado. Esta señal es compensada por una tensión de CC,\(V_{offset}\), alimentada a través de otro canal. El voltaje en la salida del amplificador operacional se usa para reducir la corriente del VCO a través de la resistencia de control,\(R_C\). Recordemos que el pin SET del IC produce 1 voltio internamente y es la corriente de salida,\(I_{set}\), la que establece la frecuencia del oscilador maestro, como se expresa en la Ecuación\ ref {9.35}. Obviamente, el voltaje de salida del amplificador operacional debe ser inferior a 1 voltio para que el amplificador operacional absorba la corriente (es decir,\(I_{set}\) para que salga del LTC6990). La diferencia de voltaje entre la salida del amplificador operacional y el 1 voltio en el pin SET cae\(R_C\) y esto es lo que crea\(I_{set}\). Tenga en cuenta que a medida que el voltaje de control crece más positivo en la entrada del amplificador operacional, su salida, y por lo tanto\(I_{set}\), también aumenta. Así, la frecuencia aumenta a medida que aumenta el voltaje de control.

    Ejemplo\(\PageIndex{3}\)

    Usando Figura\(\PageIndex{7}\) como guía, diseñe un circuito VCO que produzca frecuencias de salida de 20 kHz a 50 kHz cuando sea accionado por voltajes de control de 6 a 8 voltios (es decir, 6 voltios producirán 20 kHz, 7 voltios producirán 35 kHz, 8 voltios producirán 50 kHz, etc.)

    Primero, tenga en cuenta que el rango de frecuencias es de 2. 5:1. Como el LTC6990 siempre puede cubrir cualquier lapso de 8:1 (tan alto como 16:1) y la frecuencia máxima de 50 kHz está muy por debajo del máximo del LTC6990, sabemos que este IC es un buen candidato para el diseño. Ahora necesitamos determinar los valores de la resistencia del divisor. La Figura de Consultoría\(\PageIndex{5}\) muestra que podemos lograr este rango usando un\(N_{DIV}\) de 4, 8 o 16. Escogiendo el valor medio, y asumiendo que no nos importa el estado Hi-Z, llegamos a DIVCODE=3 con\(R_1\) =1 M\(\Omega\) y\(R_2\) =280 k\(\Omega\).

    Nuestro rango de frecuencia es 2. 5:1 lo que significa que nuestro\(I_{set}\) rango también debe ser 2. 5:1. Para mayor comodidad, elija la salida del amplificador operacional para que sea de 0 voltios para la frecuencia mínima. Esto producirá 1 voltio a través\(R_C\) y ocurre cuando el voltaje de control en el amplificador operacional está en su mínimo de 6 voltios. Cuando el voltaje de control esté en su máximo de 8 voltios necesitaremos 2.5 voltios de ancho\(R_C\) (es decir, 2.5 veces el anterior\(I_{set}\)). Esto significa que la salida del amplificador operacional debe ir a -1.5 voltios. Tenga en cuenta que un cambio de 2 voltios en el voltaje de control de entrada producirá un cambio de 1.5 voltios en la salida del amplificador operacional. Así, la ganancia de este canal es de -0.75. Si elegimos\(R_f\) =100 k\(\Omega\) entonces\(R_b\) =75 k\(\Omega\).

    En este punto necesitamos agregar un offset. Con solo la escala de ganancia, el 6 voltios\(V_C\) produce -0.75 veces 6, o -4.5 voltios, y a\(V_C\) de 8 voltios produce de manera similar -6 voltios. En consecuencia, necesitamos agregar un desplazamiento de +4.5 voltios a la salida. Si atamos\(V_{offset}\) al riel de alimentación de -15 voltios del amplificador operacional entonces necesitaremos una ganancia de 4.5/ (-15), o -0.3. Con una\(R_f\) de 100 k\(\Omega\),\(R_a\) debe ser 333.3 k\(\Omega\) (el valor estándar del 1% más cercano es 332 k\(\Omega\)).

    Finalmente, para determinar\(R_C\), consulte la Ecuación\ ref {9.36} y resuelva para\(I_{set}\)

    \[ I_{set} = \frac{f_{osc} \times N_{DIV}}{1 MHz \times 50 k} \nonumber \]

    Usando el fosc mínimo de rendimientos de 20 kHz

    \[ I_{set} = \frac{20 kHz \times 8}{1 MHz \times 50 k} \nonumber \]

    \[ I_{set} = 3.2 \mu amps \nonumber \]

    Esto ocurre con 1 voltio de ancho\(R_C\). Por lo tanto\(R_C\) = 312.5 k\(\Omega\). Comprobación cruzada, cuando\(V_C\) = 8 V, vemos 2.5 voltios de ancho\(R_C\) para una corriente de 8\(\mu\) A. Insertando esto en la Ecuación\ ref {9.36} produce 50 kHz, nuestra frecuencia máxima deseada.

    Para cerrar, tenga en cuenta que la forma en que la frecuencia barre depende de la forma de onda de\(V_c\). Si se usa una sinusoide, la frecuencia de salida variará suavemente entre los límites establecidos. Por otro lado, si la forma de onda para\(V_c\) es una rampa, la frecuencia de salida comenzará en un extremo y luego se moverá suavemente al otro límite a medida que la\(V_c\) rampa continúe. Cuando la rampa se restablece, la frecuencia de salida saltará de nuevo a su punto de partida. Un ejemplo de esto se muestra en la Figura\(\PageIndex{8}\). Finalmente, si la forma de onda de control es cuadrada, la frecuencia de salida saltará abruptamente de la frecuencia mínima a la máxima y retrocederá. Este efecto se muestra en la Figura\(\PageIndex{9}\), y se puede utilizar para generar señales FSK (tecla de desplazamiento de frecuencia). FSK se utiliza en la industria de las comunicaciones para transmitir información binaria.

    9.3.8.png

    Figura\(\PageIndex{8}\): Barrido de frecuencia VCO mediante rampa.

    9.3.9.png

    Figura\(\PageIndex{9}\): Salida VCO de dos tonos usando una onda cuadrada.

    9.3.3: Bucle de fase bloqueada

    Un paso adelante del VCO es el bucle de bloqueo de fase, o PLL. El PLL es un circuito autocorrectivo; puede bloquearse en una frecuencia de entrada y ajustarse para rastrear los cambios en la entrada. Los PLL se utilizan en módems, para sistemas FSK, síntesis de frecuencia, decodificadores de tono, demodulación de señal FM y otras aplicaciones. En la Figura se muestra un diagrama de bloques de un PLL básico\(\PageIndex{10}\).

    9.3.10.png

    Figura\(\PageIndex{10}\): Bucle de fase bloqueada.

    En esencia, el PLL utiliza retroalimentación para bloquear un oscilador a la fase y frecuencia de una señal entrante. Consta de tres partes principales; un comparador de fase, un filtro de bucle (típicamente, una red de retardo de alguna forma) y un VCO. También puede existir un amplificador dentro del bucle. El comparador de fase es accionado por la señal de entrada y la salida del VCO. Produce una señal de error que es proporcional a la diferencia de fase entre sus entradas. Esta señal de error se filtra entonces con el fin de eliminar las señales espurias de alta frecuencia y el ruido. La señal de error resultante se utiliza como voltaje de control para el VCO, y como tal, establece la frecuencia de salida del VCO. Mientras la señal de error no sea demasiado grande, el bucle se autoestabilizará. En otras palabras, la señal de error eventualmente conducirá al VCO para que esté en perfecta sincronización de frecuencia y fase con la señal de entrada. Cuando esto sucede, se dice que el PLL está encerrado con la entrada. El rango de frecuencias sobre las cuales el PLL puede permanecer bloqueado a medida que cambia la señal de entrada se llama rango de bloqueo. Normalmente, el rango de bloqueo es simétrico con respecto a la frecuencia de funcionamiento libre o central del VCO. La desviación desde la frecuencia central hacia el borde del rango de bloqueo se denomina rango de seguimiento y, por lo tanto, es la mitad del rango de bloqueo. Esto se ilustra en la Figura\(\PageIndex{11}\).

    9.3.11.png

    Figura\(\PageIndex{11}\): Rangos de operación para bucle de bloqueo de fase.

    Aunque un PLL puede ser capaz de rastrear cambios en todo el rango de bloqueo, es posible que no pueda adquirir inicialmente sincronización con frecuencias en los límites de rango. Una banda de frecuencias algo más estrecha, llamada rango de captura, indica frecuencias en las que el PLL siempre podrá bloquear. Nuevamente, el rango de captura suele ser simétrico aproximadamente\(f_o\). La desviación a ambos lados de\(f_o\) se conoce como el rango de extracción. Para que un PLL funcione correctamente, la frecuencia de entrada primero debe estar dentro del rango de captura. Una vez que el PLL se ha bloqueado en la señal, la frecuencia de entrada puede variar en todo el rango de bloqueo más grande. La frecuencia central del VCO generalmente se establece mediante una resistencia o condensador externo. El filtro de bucle también puede requerir componentes externos. Dependiendo de la aplicación, la señal de salida deseada del PLL puede ser la salida del VCO o la tensión de control para el VCO.

    Una forma de transmitir señales binarias es a través de FSK. Esto puede usarse para permitir que dos computadoras intercambien datos a través de líneas telefónicas. Debido al ancho de banda limitado, no es práctico transmitir directamente la información digital en su forma normal de tipo pulso. En cambio, la lógica alta y baja pueden ser representadas por distintas frecuencias. Una onda cuadrada, por ejemplo, se representaría como un conjunto alterno de dos tonos. FSK es muy fácil de generar. Todo lo que necesita hacer es conducir un VCO con la señal lógica deseada. Para recuperar los datos, el circuito de recepción necesita crear un nivel alto o bajo, dependiendo de qué tono se reciba. Un PLL puede ser utilizado para este propósito. La señal de salida será la señal de error que acciona el VCO. La lógica detrás de la operación del circuito es engañosamente simple. Si el PLL está bloqueado, la frecuencia de salida de su VCO debe ser la misma que la señal de entrada. Recordando que la señal entrante FSK se deriva en sí misma de un VCO, para que los VCO estén bloqueados, deben ser impulsados con señales de control idénticas. Por lo tanto, la señal de control que acciona el VCO interno del PLL debe ser la misma que la señal de control que originalmente generó la señal FSK. La señal de control PLL puede entonces ser alimentada a un comparador con el fin de hacer coincidir correctamente la señal con la siguiente circuitería lógica.

    En la misma línea que el demodulador FSK se encuentra el demodulador de señal FM estándar. Nuevamente, la lógica operativa es la misma. Para que el PLL permanezca bloqueado, su señal de control VCO debe ser la misma que la señal moduladora original. En el caso de las emisiones típicas de radio, la señal moduladora es ya sea voz o música. La señal de salida deberá estar acoplada en CA y amplificada aún más. El PLL sirve como amplificador de frecuencia intermedia, limitador y demodulador. El resultado es un sistema muy rentable.

    9.3.12.png

    Figura\(\PageIndex{12}\): Sintetizador de frecuencia PLL.

    Otro uso para el PLL es en la síntesis de frecuencia. A partir de una única referencia de señal precisa, se puede usar un PLL para derivar un número de nuevas frecuencias. En la Figura se muestra un diagrama de bloques\(\PageIndex{12}\). El cambio principal es la adición de un divisor programable entre el VCO y el comparador de fase. El PLL solo puede permanecer bloqueado con el oscilador de referencia produciendo la misma frecuencia fuera del divisor. Esto significa que el VCO debe generar una frecuencia\(N\) veces mayor que el oscilador de referencia. Podemos usar la salida VCO como se desee. Para cambiar la frecuencia de salida, todo lo que se necesita cambiar es la relación divisora. Normalmente, se utiliza una referencia altamente precisa y estable, como un oscilador de cristal de cuarzo. De esta manera, las frecuencias recién sintetizadas también serán muy estables y precisas.

    Un ejemplo de un PLL digital avanzado es el LTC6950. Este dispositivo opera a hasta 1.4 GHz y tiene cinco salidas. Cada una de las salidas tiene un divisor programable independientemente y retardo de ciclo de reloj VCO. La frecuencia de referencia de entrada se establece entre 2 MHz y 250 MHz. Debido a las múltiples salidas y capacidades de sincronización, este dispositivo se puede utilizar para grandes sistemas distribuidos que requieren múltiples relojes controlados con precisión. De hecho, un dispositivo se puede utilizar para controlar varios otros LTC6950s para sistemas muy grandes. Un ejemplo de ello sería un sistema que hiciera uso de varios convertidores analógico-digital o digitalto-analógico de alta resolución de alta velocidad. La precisión de estos dispositivos depende en gran medida de fuentes de reloj muy precisas y estables. Examinaremos la conversión de analógico a digital a analógico en el Capítulo Doce.

    9.3.4:555 Temporizador

    El temporizador 555 es un circuito integrado versátil introducido por primera vez a principios de la década de 1970 por Signetics. Se ha mantenido como un bloque de construcción popular en una variedad de aplicaciones que van desde simples osciladores de onda cuadrada hasta alarmas antirrobo, moduladores de ancho de pulso y más allá. En sus formas más básicas, el one-shot, o monoestable, y el oscilador astable, el 555 requiere sólo un puñado de componentes externos. Por lo general, solo se necesitan dos capacitores y dos resistencias para las funciones básicas. El 555 está hecho por diferentes fabricantes y en algunas formas. El 556, por ejemplo, es un 555 dual. El 555 puede producir frecuencias de hasta aproximadamente 500 kHz. La corriente de salida se especifica como 200 mA, aunque esto conlleva caídas de voltaje interno bastante altas. Una expectativa más razonable estaría por debajo de 50 mA. El circuito puede ser alimentado desde suministros tan bajos como 5 voltios y tan altos como 18 voltios. Esto hace que el 555 sea adecuado tanto para lógica digital TTL como para sistemas típicos de amplificador operacional. Los tiempos de subida y bajada para la onda cuadrada de salida suelen ser de 100 ns.

    9.3.13.png

    Figura\(\PageIndex{13}\): Diagrama de bloques del temporizador 555.

    En la Figura se muestra un diagrama de bloques del 555\(\PageIndex{13}\). Se compone de un par de comparadores atados a una cadena de tres resistencias de igual valor. Tenga en cuenta que el comparador superior, o Umbral, ve aproximadamente 2/3 de\(V_{cc}\) en su entrada inversora, suponiendo que no hay circuitos externos vinculados al pin de Control. (Si el pin de control no se usa, se debe colocar un condensador de 10 nF entre el pin y tierra). El comparador inferior, o Trigger, ve aproximadamente 1/3 de\(V_{cc}\) en su entrada no inversora. Estos dos comparadores alimentan un flip-flop, que a su vez alimenta los circuitos de salida y los transistores de descarga y reinicio. Si la salida del flip-flop es baja, el transistor de descarga se apagará. Tenga en cuenta que la etapa de salida es inversora, de modo que cuando la salida del flip-flop es baja, la salida del circuito es alta. Por el contrario, si la entrada al transistor Reset es baja, esto inhibirá la señal de salida. Si no se necesitan capacidades de reinicio, el pin de reinicio debe estar vinculado a\(V_{cc}\).

    Volviendo a los comparadores, si la entrada no inversora del comparador Umbral se elevara por encima de 2/3\(V_{cc}\), la salida del comparador cambiaría de estado, activando el flip-flop y produciendo un bajo del 555. De igual manera, si la entrada a la entrada inversora del comparador Trigger cayera por debajo de 1/3\(V_{cc}\), la salida del comparador cambiaría y, en última instancia, la salida 555 iría alta.

    9.3.5:555 Operación Monoestable

    El circuito monoestable básico se muestra en la Figura 9.39. De esta forma, el 555 producirá un solo pulso de ancho predeterminado cuando se aplique un pulso negativo a la entrada del disparador. Tenga en cuenta que los tres componentes de entrada\(R_{in}\)\(C_{in}\),,, y\(D\) sirven para limitar y diferenciar el pulso aplicado. De esta manera, resultará un pulso muy estrecho que reduce la posibilidad de falsos desencadenantes. Para ver cómo funciona el circuito, consulte las formas de onda presentadas en la Figura 9.40.

    9.3.14.png

    Figura\(\PageIndex{14}\): 555 conexión monoestable.

    9.3.15.png

    Figura\(\PageIndex{15}\): 555 formas de onda monoestables.

    Supongamos que la salida del 555 es inicialmente baja. Esto implica que el transistor de descarga está encendido, cortocircuitando el condensador de temporización\(C\). Se aplica un pulso bajo estrecho a la entrada del circuito. Esto hará que el comparador Trigger cambie de estado, disparando el flip-flop, lo que a su vez provocará que la salida suba y también apague el transistor de Descarga. En este punto,\(C\) comienza a cargar hacia\(V_{cc}\) a través\(R\). Cuando el voltaje del condensador alcanza 2/3\(V_{cc}\), el comparador Umbral se dispara, estableciendo la salida baja y encendiendo el transistor de descarga. Esto drena el condensador de temporización, y el circuito está listo para la aplicación de un nuevo pulso de entrada. Tenga en cuenta que sin la red de conformación de onda de entrada, el pulso de disparo debe ser más estrecho que el pulso de salida deseado. La ecuación para el ancho de pulso de salida es

    \[ T_{out} = 1.1 RC \nonumber \]

    Un elemento interesante a tener en cuenta es que el valor de\(V_{cc}\) no entra en la ecuación. Esto se debe a que los comparadores siempre están comparando las señales de entrada con porcentajes específicos de\(V_{cc}\) más que con voltajes específicos.

    Ejemplo\(\PageIndex{4}\)

    Determine los valores para la resistencia de temporización y el condensador para producir un pulso de salida de 100\(\mu\) s a partir del 555.

    Una opción razonable para\(R\) sería de 10 k\(\Omega\).

    \[ T_{out} = 1.1 RC \nonumber \]

    \[ C = \frac{T_{out}}{1.1 R} \nonumber \]

    \[ C = \frac{100 \mu s}{1.1\times 10 k} \nonumber \]

    \[ C = 9.09 nF \nonumber \]

    El valor estándar más cercano sería 10 nF, por lo que una mejor opción para\(R\) podría ser 9.1 k\(\Omega\) (también un valor estándar). Este par produciría el ancho de pulso deseado con bastante precisión.

    9.3.6:555 Operación Astable

    La figura\(\PageIndex{16}\) muestra el astable básico, o forma de funcionamiento libre, para un generador de onda cuadrada. Observe las similitudes con el circuito monoestable. La diferencia obvia es
    que la entrada del disparador anterior ahora está vinculada a la red de temporización de resistencia-condensador. En efecto, el circuito se disparará continuamente. Para ver cómo funciona el circuito,
    consulte Figura\(\PageIndex{17}\) para las formas de onda de interés.

    Supongamos inicialmente que la salida 555 está en el estado alto. En este punto, el transistor de descarga está apagado y el condensador C se carga hacia Vcc a través de RA y RB. Eventualmente, el voltaje del condensador excederá 2/3 Vcc haciendo que el comparador Umbral active el flip-flop. Esto encenderá el transistor de descarga y hará que la salida 555 baje. El transistor de descarga coloca efectivamente el extremo superior de RB a tierra, eliminando RA y Vcc de consideración. C ahora descarga a través de RB hacia 0. Eventualmente, el voltaje del condensador caerá por debajo de 1/3 Vcc. Esto disparará el comparador Trigger, que a su vez colocará el circuito de nuevo a su estado inicial, y el ciclo se repetirá.

    9.3.16.png

    Figura\(\PageIndex{16}\): 555 conexión astable.

    9.3.17.png

    Figura\(\PageIndex{17}\): 555 formas de onda astables.

    La frecuencia de oscilación depende claramente solo de C, RA y RB. Los periodos de tiempo son

    \[ T_{high} = 0.69(R_A+R_B)C \nonumber \]

    \[ T_{low} = 0.69 R_B C \nonumber \]

    Esto da como resultado una frecuencia de

    \[ f = \frac{1.44}{R_A +2 R_B} \nonumber \]

    El ciclo de trabajo se define normalmente como el tiempo alto dividido por el periodo. La documentación 555 a menudo revierte esta definición, pero nos apegaremos a la norma de la industria.

    \[ Duty Cycle = \frac{R_A+R_B}{R_A+2 R_B} \nonumber \]

    Un rápido examen de la Ecuación del ciclo de trabajo muestra que no existe una combinación razonable de resistencias que produzca 50% del ciclo de trabajo, y mucho menos algo más pequeño. Sin embargo, hay un truco sencillo para resolver este problema. Todo lo que necesita hacer es colocar un diodo en paralelo con RB como se ilustra en la Figura\(\PageIndex{18}\). El diodo estará polarizado hacia delante durante el período de tiempo alto y efectivamente cortocircuitará RB. Durante el período de tiempo bajo, el diodo estará polarizado en sentido inverso y RB seguirá estando disponible para la fase de descarga. Si RA y RB se establecen en el mismo valor, el resultado final será 50% ciclo de trabajo. Por supuesto, debido a la naturaleza no ideal del diodo, esto no será perfecto, por lo que algún ajuste de los valores de la resistencia puede estar en orden. Además, tenga en cuenta que si también\(R_A\) se reemplaza con un potenciómetro (y tal vez una resistencia limitadora en serie) resultará un generador de onda cuadrada
    sintonizable.

    9.3.18.png

    Figura\(\PageIndex{18}\): 555 con diodo de derivación para ciclos de trabajo\(\leq\) 50%.

    Ejemplo\(\PageIndex{5}\)

    Determine los valores de componentes para un generador de onda cuadrada de 2 kHz con un ciclo de trabajo del 80%. Primero, tenga en cuenta que el periodo es el recíproco de la frecuencia deseada, o 500\(\mu\) s.
    Para un ciclo de trabajo del 80%, eso arroja

    \[ T_{high} = \text{ Duty Cycle } \times T \nonumber \]

    \[ T_{high} = 0.8\times 500 \mu s \nonumber \]

    \[ T_{high} = 400 \mu s \nonumber \]

    \[ T_{low} = T−T_{high} \nonumber \]

    \[ T_{low} = 500 \mu s−400 \mu s \nonumber \]

    \[ T_{low} = 100 \mu s \nonumber \]

    Eligiendo\(R_B = 10 k\Omega\),

    \[ T_{low} = 0.69 R_B C \nonumber \]

    \[ C = \frac{T_{low}}{0.69 R_B} \nonumber \]

    \[ C = \frac{100 \mu s}{0.69\times 10 k\Omega} \nonumber \]

    \[ C = 14.5 nF \nonumber \]

    \[ T_{high} = 0.69(R_A+R_B)C \nonumber \]

    \[ R_A = \frac{T_{high}}{0.69C} − R_B \nonumber \]

    \[ R_A = \frac{400 \mu s}{0.69\times 14.5 nF} − 10 k\Omega \nonumber \]

    \[ R_A = 30k\Omega \nonumber \]


    This page titled 9.3: Osciladores de chip único y generadores de frecuencia is shared under a CC BY-NC-SA 4.0 license and was authored, remixed, and/or curated by James M. Fiore via source content that was edited to the style and standards of the LibreTexts platform; a detailed edit history is available upon request.