7.2: Circuito decodificador

Última actualización
Guardar como PDF

Page ID: 82885

\( \newcommand{\vecs}[1]{\overset { \scriptstyle \rightharpoonup} {\mathbf{#1}} } \) \( \newcommand{\vecd}[1]{\overset{-\!-\!\rightharpoonup}{\vphantom{a}\smash {#1}}} \)\(\newcommand{\id}{\mathrm{id}}\) \( \newcommand{\Span}{\mathrm{span}}\) \( \newcommand{\kernel}{\mathrm{null}\,}\) \( \newcommand{\range}{\mathrm{range}\,}\) \( \newcommand{\RealPart}{\mathrm{Re}}\) \( \newcommand{\ImaginaryPart}{\mathrm{Im}}\) \( \newcommand{\Argument}{\mathrm{Arg}}\) \( \newcommand{\norm}[1]{\| #1 \|}\) \( \newcommand{\inner}[2]{\langle #1, #2 \rangle}\) \( \newcommand{\Span}{\mathrm{span}}\) \(\newcommand{\id}{\mathrm{id}}\) \( \newcommand{\Span}{\mathrm{span}}\) \( \newcommand{\kernel}{\mathrm{null}\,}\) \( \newcommand{\range}{\mathrm{range}\,}\) \( \newcommand{\RealPart}{\mathrm{Re}}\) \( \newcommand{\ImaginaryPart}{\mathrm{Im}}\) \( \newcommand{\Argument}{\mathrm{Arg}}\) \( \newcommand{\norm}[1]{\| #1 \|}\) \( \newcommand{\inner}[2]{\langle #1, #2 \rangle}\) \( \newcommand{\Span}{\mathrm{span}}\)\(\newcommand{\AA}{\unicode[.8,0]{x212B}}\)

La implementación de un decodificador se basa en la idea de que todas las combinaciones posibles de salida de un conjunto dado de entradas se pueden generar usando operaciones AND en combinaciones de los bits de entrada y de entrada invertida. Por ejemplo, para los dos bits A y B todas las combinaciones posibles de los bits son 00, 01, 10 y 11, o A'B', A'B, AB' y AB.

Considera el decodificador en la Figura 7.1.2, que tiene dos entradas y 4 salidas. La implementación de este decodificador se da en la Figura\(\PageIndex{1}\). Hay 2 líneas de entrada que se dividen en 4 líneas, 2 normales y 2 invertidas. Estas 4 líneas se envían a 4 puertas AND, cada puerta AND produce una salida para uno y solo un valor de las 2 líneas de entrada.

Screen Shot 2020-06-26 a las 7.44.26 PM.png — Figura\(\PageIndex{1}\): Circuito decodificador

Esto muestra que un decodificador es un circuito que enumera todos los valores de los bits de entrada dividiéndolos en líneas de salida separadas. Un decodificador de 3 a 8 tendría 3 bits de entrada que usarían puertas AND y NOT para producir 8 salidas (000, 001, 010, 011, 100, 101, 110 y 111). La implementación de un decodificador de 3 a 8 se deja como ejercicio.