Saltar al contenido principal
LibreTexts Español

9.3: Pestillos

  • Page ID
    82726
  • \( \newcommand{\vecs}[1]{\overset { \scriptstyle \rightharpoonup} {\mathbf{#1}} } \) \( \newcommand{\vecd}[1]{\overset{-\!-\!\rightharpoonup}{\vphantom{a}\smash {#1}}} \)\(\newcommand{\id}{\mathrm{id}}\) \( \newcommand{\Span}{\mathrm{span}}\) \( \newcommand{\kernel}{\mathrm{null}\,}\) \( \newcommand{\range}{\mathrm{range}\,}\) \( \newcommand{\RealPart}{\mathrm{Re}}\) \( \newcommand{\ImaginaryPart}{\mathrm{Im}}\) \( \newcommand{\Argument}{\mathrm{Arg}}\) \( \newcommand{\norm}[1]{\| #1 \|}\) \( \newcommand{\inner}[2]{\langle #1, #2 \rangle}\) \( \newcommand{\Span}{\mathrm{span}}\) \(\newcommand{\id}{\mathrm{id}}\) \( \newcommand{\Span}{\mathrm{span}}\) \( \newcommand{\kernel}{\mathrm{null}\,}\) \( \newcommand{\range}{\mathrm{range}\,}\) \( \newcommand{\RealPart}{\mathrm{Re}}\) \( \newcommand{\ImaginaryPart}{\mathrm{Im}}\) \( \newcommand{\Argument}{\mathrm{Arg}}\) \( \newcommand{\norm}[1]{\| #1 \|}\) \( \newcommand{\inner}[2]{\langle #1, #2 \rangle}\) \( \newcommand{\Span}{\mathrm{span}}\)\(\newcommand{\AA}{\unicode[.8,0]{x212B}}\)

    Un pestillo es una manera de implementar un circuito que mantiene un valor de datos de alto (1) o bajo (0) siempre que se mantenga la corriente en el circuito. Los pestillos implementan memoria estática que se utiliza para mantener el estado de la CPU.

    \(\PageIndex{1}\)Pestillo D

    Hay muchos tipos de pestillos, incluyendo el pestillo R-S, el pestillo T y el pestillo D. El único pestillo necesario en este texto es el pestillo D, mostrado en la Figura\(\PageIndex{1}\), por lo que será el único cubierto. Un pestillo D es un circuito que se establece usando un valor de entrada llamado D y un pulso de reloj. Cuando el pulso de reloj es alto (o 1), el valor del pestillo D cambia al valor de entrada de D. Cuando el ciclo de reloj es bajo (o 0) el valor del pestillo mantendrá el último valor D que recibió cuando un ciclo de reloj era alto. El valor que se guarda en el pestillo D se denomina Q, y tanto Q como su complemento Q' salen del circuito.

    Figura\(\PageIndex{1}\): Pestillo D

    Screen Shot 2020-06-26 a las 10.06.09 PM.png

    La tabla de verdad en la Figura\(\PageIndex{2}\) da las características del pestillo D. Si bien el valor de reloj es 0, el pestillo D no cambia de valor, y por lo tanto Q nuevo = Q actual. Cuando el reloj es 1, el pestillo D se establece en el valor de entrada de D, y Q new toma el valor de D.

    Figura\(\PageIndex{2}\): Tabla de verdad característica para un pestillo D

    Entrada

    Salida

    D

    Reloj Q nuevo Comentar
    x 0

    Q corriente

    Estado no cambia

    0 1 0  
    1 1 1  

    Para crear celdas de memoria multibyte, se combinan múltiples cierres D.

    Si bien la versión del pestillo D descrita anteriormente es suficiente para almacenar valores de datos, para ser útil en una CPU, el pestillo D necesita tener una entrada de adición llamada bit de habilitación. El bit de habilitación permite que el pestillo D se establezca solo en situaciones específicas, no simplemente cada vez que el reloj esté alto. El pestillo D con un bit de habilitación se muestra en la Figura\(\PageIndex{3}\).

    Figura\(\PageIndex{3}\): Pestillo D con bit de habilitación

    Screen Shot 2020-06-26 a las 10.13.36 PM.png

    La tabla de verdad que caracteriza a este pestillo D se muestra en la Figura\(\PageIndex{4}\). La implementación de esta versión D latch se deja como un ejercicio al final del capítulo. Tenga en cuenta que una X en una columna es una condición de no importa, por ejemplo, no importa qué valor se use ya que esta entrada no se usa.

    Figura\(\PageIndex{4}\): Tabla de verdad para un pestillo D con bit de habilitación

    Entrada

    Salida

    D

    Habilitar

    Reloj

    Q nuevo

    Comentar

    x

    X

    0

    Q corriente

    Estado no cambia

    x

    0

    X

    Q corriente

    Estado no cambia

    0 1 1 0  
    1 1 1 1  

    \(\PageIndex{2}\)Diagrama de circuito para un pestillo D

    El diagrama de circuito para un pestillo D se muestra en la Figura\(\PageIndex{5}\). Este circuito de pestillo se explicará en dos pasos. El primer paso explicará por qué el pestillo mantiene su estado actual (Q nuevo = Q actual) si el reloj es bajo. El segundo paso explicará por qué el pestillo cambia de estado (Q new = D) si el reloj es alto.

    En el primer paso, tenga en cuenta que las líneas InPuta e InputB siempre deben ser altas (1) si la entrada de Reloj es baja (0). Por lo tanto, el área que se encuentra en un círculo en el diagrama a continuación se puede analizar sin considerar ninguna otra parte del circuito.

    Figura\(\PageIndex{5}\): Diagrama de circuito para un pestillo D

    Screen Shot 2020-06-26 a las 10.20.56 PM.png

    Recuerde que un NAND de 1 con cualquier valor (e.g. Q) es simplemente su complemento (por ejemplo, Q'). Entonces, una vez que se establece el circuito, para que las salidas sean Q y Q', es fácil ver que la salida de la puerta NAND superior es Q (por ejemplo (Q'*1) '= Q), y la salida de la puerta NAND inferior es Q' (por ejemplo (Q*1)' = Q'). Así, si Q y Q' se cargan en el circuito y el reloj es 0, el circuito mantendrá los valores de Q y Q', y el pestillo mantiene su valor actual.

    A continuación la pregunta es si la línea de Reloj se vuelve alta (1), ¿cómo fuerza el valor de D en el pestillo? Para ver esto, tenga en cuenta que si el Reloj se convierte en 1, la InPuta = D' y la entradaB = D deben ser verdaderas. Así una de las líneas debe ser 0. De nuevo consideremos la parte del circuito que se ha dado un círculo. La línea que es 0 forzará su salida a ser 1 (por ejemplo, si Entrada-A = 1, Q = 1, o si Entrada-B = 0, Q' = 1). Esto eventualmente obligará a la salida de la otra puerta NAND a 0, aunque podría llevar algún tiempo conformarse con este valor. Siempre y cuando el tiempo necesario para que el circuito se asiente sea menor que la velocidad del reloj (la longitud del pulso de reloj), el circuito se volverá estable con Q = D y Q'=D'. Entonces el resultado de que el reloj sea alto es que el pestillo almacenará en su estado el valor de Q = D y Q' = D'.

    Antes del primer pulso de reloj, el estado del pestillo es simplemente inválido, y el valor del pestillo no se puede usar hasta después de que se establezca con el primer pulso de reloj.

    \(\PageIndex{3}\)Implementación del pestillo D

    La implementación del pestillo D requerirá 2 interruptores, una puerta NOT (chip 7404) y 4 puertas NAND (chip 7400), y 2 LEDs para Q y Q'. En este laboratorio no se utiliza un reloj, sino que es simulado por el segundo interruptor. También en este diagrama las dos líneas que van desde la salida de las puertas NAND hacia atrás hasta la entrada de la otra puerta NAND usan cable verde.

    Figura\(\PageIndex{6}\): Implementación de un pestillo D

    Screen Shot 2020-06-26 a las 10.22.52 PM.png

    Los siguientes pasos describen la implementación del pestillo D, y corresponden al circuito de la Figura\(\PageIndex{6}\).

    1. Instale y encienda dos interruptores (D y Reloj) y los dos LED de salida (Q y Q').
    2. Instale y encienda el chip 7404 (NOT gate).
    3. Instale y encienda el chip 7400 (puerta NAND).
    4. Conecte el interruptor D a la primera puerta NOT (pin 1 en el chip 7404). La salida de esta puerta NOT, D', está en el pin 2.
    5. Conecte el interruptor CLK y la salida D' (pin 2 y en el chip 7404) a la primera puerta NAND, pines 1 y 2 en el chip 7400. La salida de esta puerta NAND estará en el pin 3 del chip 7400, y se utilizará en el paso 5 (pin 3 en el chip 7400).
    6. Conecte la salida del paso 4 (pin 3 en el chip 7400) a la segunda puerta NAND (pin 4 en el chip 7400). Conecte la salida del paso 7 (pin 8 en el chip 7400) a la segunda entrada (pin 5 en el chip 7400). La salida de esta puerta NAND (pin 6 en el chip 7400) se enviará a Q' y se utilizará en el paso 7 (pin 10 en el chip 7400).
    7. Conecte los interruptores D y Clock a la tercera puerta NAND de entrada (pines 12 y 13 en el chip 7400). La salida de esta puerta NAND estará en el pin 11 de los 7400 chips, y se utilizará en el paso 7 (pin 9 en el chip 7400).
    8. Conecte la salida de los pasos 5 y 6 (pines 6 y 11 en el chip 7400) a las entradas de la cuarta puerta NAND (pines 9 y 10 del chip 7400). La salida de esta puerta NAND (pin 8 en el chip 7400) se enviará a la entrada del paso 4 (pin 4 en el chip 7400), y a Q'.

    Cuando se implementa correctamente, las luces Q y Q' de salida seguirán el interruptor D si el interruptor CLK está configurado en 1, o la posición de encendido. Si el CLK se establece en 0, o la posición de apagado, las luces no cambiarán.

    Figura\(\PageIndex{7}\): Configuración de 7475 pines

    Screen Shot 2020-06-26 a las 10.25.48 PM.png

    \(\PageIndex{4}\)Pestillo D como un solo chip IC

    El pestillo D es un IC común, y se ha implementado como un solo chip, el chip 7475. El chip 7475 se llama pestillo biestable de 4 bits porque cada chip tiene cuatro pestillos D de 1 bit. Un pestillo D es biestable porque tiene 2 estados estables, 0 o 1. El circuito implementado aquí utilizará solo uno de los pestillos D disponibles en el chip 7475.

    El diseño del chip 7475 es algo complejo. La configuración del pin se da en la Figura\(\PageIndex{7}\) y una tabla para el significado de cada pin en la Figura\(\PageIndex{8}\). La implementación del circuito en esta sección sólo utilizará los pines 1, 2, 5, 12, 13 y 16. Los otros pines simplemente se dejarán abiertos, y no se discutirán más.

    Figura\(\PageIndex{8}\): 7475 significados de pin

    Símbolo

    Pin

    Descripción

    1Q'

    1

    salida de pestillo complementaria 1

    1D

    2

    entrada de datos 1

    2D

    3

    entrada de datos 2

    LE34

    4

    entrada de activación de pestillo para pestillos 3 y 4 (activo alto)

    Vcc

    5

    voltaje de alimentación positivo

    3D

    6

    entrada de datos 3

    4D

    7

    7 entrada de datos 4

    4Q'

    8

    salida de pestillo complementaria 4

    4Q

    9

    salida de pestillo 4

    3Q

    10

    salida de pestillo 3

    3Q'

    11

    salida de pestillo complementaria 3

    GND

    12

    Suelo

    LE12

    13

    entrada de activación de pestillo para pestillos 1 y 2 (activo alto)

    2Q'

    14

    salida de pestillo complementaria 2

    2Q

    15

    15 salida de pestillo 2

    1Q

    16

    15 salida de pestillo 1

    \(\PageIndex{5}\)Implementación de un pestillo D usando un chip 7475

    La figura\(\PageIndex{9}\) implementa el mismo circuito que en la figura\(\PageIndex{6}\), pero ahora se utiliza el chip 7475. Los siguientes pasos describen cómo implementar este circuito, y el significado de cada conexión.

    1. Inserte los interruptores para las entradas CLK y D, y los LEDs para las salidas Q y Q'.
    2. Inserte y alimenta el chip 7475. Tenga en cuenta que la potencia es muy diferente a cualquier otro chip que se haya usado hasta este punto. Los cables positivo y de tierra están en lados opuestos del chip, y están en los pines 5 y 12. Asegúrese de instalar la alimentación correctamente y verifique el chip después de encenderlo para ver si está caliente. Si hace calor, lo has cableado incorrectamente.
    3. Conecte la entrada D al pin 2 en el chip 7475.
    4. Conecte el CLK al pin 13 en el chip 7475. Esto está etiquetado como LE12, o entrada habilitada para pestillo para los pestillos 1 y 2, habilitada alta. Se habilitaron medios altos conectados al riel positivo o establecidos en el valor de 1, y medios bajos habilitados conectados al riel de tierra o establecidos en el valor de 0. Entonces este chip habilita el pestillo 1, el que estamos usando, cuando el interruptor CLK está configurado en alto.
    5. Conecte la salida Q en el pin 16 al LED derecho.
    6. Conecte la salida Q' en el pin 1 al LED izquierdo.
      Figura\(\PageIndex{9}\): Pestillo D usando un chip 7475

      Screen Shot 2020-06-27 en 2.55.20 AM.png

    Este circuito debe comportarse exactamente igual que el circuito de la Figura\(\PageIndex{6}\).

    \(\PageIndex{6}\)Limitaciones del pestillo D

    El pestillo D sí almacena el estado, pero es ineficiente cuando se implementa en un circuito secuencial. Para entender por qué es ineficiente, considere la Figura\(\PageIndex{10}\), que implementa un circuito donde el pestillo D proporciona alguna parte del estado, y una caja negra que contiene alguna lógica combinacional para determinar el siguiente estado. En este circuito, el resultado de esa caja negra utiliza la entrada D de corriente para determinar el nuevo estado y establecer el pestillo D.

    Considere el caso en el que la caja negra tarda más de la mitad del pulso del reloj, como se muestra en la Figura\(\PageIndex{10}\). El pestillo D conserva su valor hasta que se completa la lógica combinacional, lo que ocurre cuando el CLK es bajo. Por lo tanto, el valor de la D no se cambia hasta el siguiente pulso de reloj, y el circuito está bien.

    Figura\(\PageIndex{10}\): Transición de estado con operación de multiplicación

    Screen Shot 2020-06-27 at 3.02.42 AM.png

    Sin embargo, no es razonable esperar que todas las instancias de lógica combinacional tomen la misma cantidad de tiempo. Por ejemplo, el tiempo para hacer la adición es mucho menor que el tiempo que lleva hacer multiplicación. Esta situación se muestra en la Figura\(\PageIndex{11}\). Aquí la caja negra puede ejecutarse más rápido de lo que el reloj puede pulsar. En este caso, el pestillo se cambia en medio de una transición de estado, y el nuevo valor hará que la lógica combinacional continúe procesando el nuevo valor mientras el pulso de reloj es bajo. Por lo tanto, el valor en el que se establecerá el pestillo D cuando los pulsos de reloj vuelvan a ser altos, será incorrecto.

    Figura\(\PageIndex{11}\): Transición de estado con operación add

    Screen Shot 2020-06-27 at 3.04.35 AM.png

    Una forma de manejar esta situación es poner dos pestillos D en el circuito, uno que se fija cuando el reloj está alto y el otro cuando el reloj está bajo, como se muestra en la Figura\(\PageIndex{12}\). Esto permite que el circuito obtenga un valor del segundo pestillo D mientras actualiza el primero.

    Figura\(\PageIndex{12}\): Dos pestillos D para mantener el estado correcto

    Screen Shot 2020-06-27 at 3.06.42 AM.png

    Si bien esto resuelve el problema de mantener el estado adecuado del pestillo, debería ser obvio que se trata de un problema porque duplica con creces el tamaño del circuito necesario. Esto es dos veces más caro, usa el doble de energía y produce el doble de calor. Se necesita una mejor solución, y una que se desarrolló se llama flip-flop activado por el borde.


    This page titled 9.3: Pestillos is shared under a CC BY 4.0 license and was authored, remixed, and/or curated by Charles W. Kann III via source content that was edited to the style and standards of the LibreTexts platform; a detailed edit history is available upon request.