Saltar al contenido principal

# 3.10: Niveles de Voltaje de Señal Lógica

$$\newcommand{\vecs}[1]{\overset { \scriptstyle \rightharpoonup} {\mathbf{#1}} }$$

$$\newcommand{\vecd}[1]{\overset{-\!-\!\rightharpoonup}{\vphantom{a}\smash {#1}}}$$

$$\newcommand{\id}{\mathrm{id}}$$ $$\newcommand{\Span}{\mathrm{span}}$$

( \newcommand{\kernel}{\mathrm{null}\,}\) $$\newcommand{\range}{\mathrm{range}\,}$$

$$\newcommand{\RealPart}{\mathrm{Re}}$$ $$\newcommand{\ImaginaryPart}{\mathrm{Im}}$$

$$\newcommand{\Argument}{\mathrm{Arg}}$$ $$\newcommand{\norm}[1]{\| #1 \|}$$

$$\newcommand{\inner}[2]{\langle #1, #2 \rangle}$$

$$\newcommand{\Span}{\mathrm{span}}$$

$$\newcommand{\id}{\mathrm{id}}$$

$$\newcommand{\Span}{\mathrm{span}}$$

$$\newcommand{\kernel}{\mathrm{null}\,}$$

$$\newcommand{\range}{\mathrm{range}\,}$$

$$\newcommand{\RealPart}{\mathrm{Re}}$$

$$\newcommand{\ImaginaryPart}{\mathrm{Im}}$$

$$\newcommand{\Argument}{\mathrm{Arg}}$$

$$\newcommand{\norm}[1]{\| #1 \|}$$

$$\newcommand{\inner}[2]{\langle #1, #2 \rangle}$$

$$\newcommand{\Span}{\mathrm{span}}$$ $$\newcommand{\AA}{\unicode[.8,0]{x212B}}$$

$$\newcommand{\vectorA}[1]{\vec{#1}} % arrow$$

$$\newcommand{\vectorAt}[1]{\vec{\text{#1}}} % arrow$$

$$\newcommand{\vectorB}[1]{\overset { \scriptstyle \rightharpoonup} {\mathbf{#1}} }$$

$$\newcommand{\vectorC}[1]{\textbf{#1}}$$

$$\newcommand{\vectorD}[1]{\overrightarrow{#1}}$$

$$\newcommand{\vectorDt}[1]{\overrightarrow{\text{#1}}}$$

$$\newcommand{\vectE}[1]{\overset{-\!-\!\rightharpoonup}{\vphantom{a}\smash{\mathbf {#1}}}}$$

$$\newcommand{\vecs}[1]{\overset { \scriptstyle \rightharpoonup} {\mathbf{#1}} }$$

$$\newcommand{\vecd}[1]{\overset{-\!-\!\rightharpoonup}{\vphantom{a}\smash {#1}}}$$

$$\newcommand{\avec}{\mathbf a}$$ $$\newcommand{\bvec}{\mathbf b}$$ $$\newcommand{\cvec}{\mathbf c}$$ $$\newcommand{\dvec}{\mathbf d}$$ $$\newcommand{\dtil}{\widetilde{\mathbf d}}$$ $$\newcommand{\evec}{\mathbf e}$$ $$\newcommand{\fvec}{\mathbf f}$$ $$\newcommand{\nvec}{\mathbf n}$$ $$\newcommand{\pvec}{\mathbf p}$$ $$\newcommand{\qvec}{\mathbf q}$$ $$\newcommand{\svec}{\mathbf s}$$ $$\newcommand{\tvec}{\mathbf t}$$ $$\newcommand{\uvec}{\mathbf u}$$ $$\newcommand{\vvec}{\mathbf v}$$ $$\newcommand{\wvec}{\mathbf w}$$ $$\newcommand{\xvec}{\mathbf x}$$ $$\newcommand{\yvec}{\mathbf y}$$ $$\newcommand{\zvec}{\mathbf z}$$ $$\newcommand{\rvec}{\mathbf r}$$ $$\newcommand{\mvec}{\mathbf m}$$ $$\newcommand{\zerovec}{\mathbf 0}$$ $$\newcommand{\onevec}{\mathbf 1}$$ $$\newcommand{\real}{\mathbb R}$$ $$\newcommand{\twovec}[2]{\left[\begin{array}{r}#1 \\ #2 \end{array}\right]}$$ $$\newcommand{\ctwovec}[2]{\left[\begin{array}{c}#1 \\ #2 \end{array}\right]}$$ $$\newcommand{\threevec}[3]{\left[\begin{array}{r}#1 \\ #2 \\ #3 \end{array}\right]}$$ $$\newcommand{\cthreevec}[3]{\left[\begin{array}{c}#1 \\ #2 \\ #3 \end{array}\right]}$$ $$\newcommand{\fourvec}[4]{\left[\begin{array}{r}#1 \\ #2 \\ #3 \\ #4 \end{array}\right]}$$ $$\newcommand{\cfourvec}[4]{\left[\begin{array}{c}#1 \\ #2 \\ #3 \\ #4 \end{array}\right]}$$ $$\newcommand{\fivevec}[5]{\left[\begin{array}{r}#1 \\ #2 \\ #3 \\ #4 \\ #5 \\ \end{array}\right]}$$ $$\newcommand{\cfivevec}[5]{\left[\begin{array}{c}#1 \\ #2 \\ #3 \\ #4 \\ #5 \\ \end{array}\right]}$$ $$\newcommand{\mattwo}[4]{\left[\begin{array}{rr}#1 \amp #2 \\ #3 \amp #4 \\ \end{array}\right]}$$ $$\newcommand{\laspan}[1]{\text{Span}\{#1\}}$$ $$\newcommand{\bcal}{\cal B}$$ $$\newcommand{\ccal}{\cal C}$$ $$\newcommand{\scal}{\cal S}$$ $$\newcommand{\wcal}{\cal W}$$ $$\newcommand{\ecal}{\cal E}$$ $$\newcommand{\coords}[2]{\left\{#1\right\}_{#2}}$$ $$\newcommand{\gray}[1]{\color{gray}{#1}}$$ $$\newcommand{\lgray}[1]{\color{lightgray}{#1}}$$ $$\newcommand{\rank}{\operatorname{rank}}$$ $$\newcommand{\row}{\text{Row}}$$ $$\newcommand{\col}{\text{Col}}$$ $$\renewcommand{\row}{\text{Row}}$$ $$\newcommand{\nul}{\text{Nul}}$$ $$\newcommand{\var}{\text{Var}}$$ $$\newcommand{\corr}{\text{corr}}$$ $$\newcommand{\len}[1]{\left|#1\right|}$$ $$\newcommand{\bbar}{\overline{\bvec}}$$ $$\newcommand{\bhat}{\widehat{\bvec}}$$ $$\newcommand{\bperp}{\bvec^\perp}$$ $$\newcommand{\xhat}{\widehat{\xvec}}$$ $$\newcommand{\vhat}{\widehat{\vvec}}$$ $$\newcommand{\uhat}{\widehat{\uvec}}$$ $$\newcommand{\what}{\widehat{\wvec}}$$ $$\newcommand{\Sighat}{\widehat{\Sigma}}$$ $$\newcommand{\lt}{<}$$ $$\newcommand{\gt}{>}$$ $$\newcommand{\amp}{&}$$ $$\definecolor{fillinmathshade}{gray}{0.9}$$

Los circuitos de puerta lógica están diseñados para ingresar y emitir solo dos tipos de señales: “alta” (1) y “baja” (0), como se representa por una tensión variable: voltaje de fuente de alimentación completa para un estado “alto” y voltaje cero para un estado “bajo”. En un mundo perfecto, todas las señales de circuito lógico existirían en estos límites de voltaje extremos, y nunca se desviarían de ellos (es decir, menos de voltaje completo para un “alto”, o más de cero voltaje para un “bajo”). Sin embargo, en realidad, los niveles de voltaje de la señal lógica rara vez alcanzan estos límites perfectos debido a caídas de voltaje parásitas en los circuitos del transistor, por lo que debemos entender las limitaciones de nivel de señal de los circuitos de puerta mientras intentan interpretar los voltajes de señal que se encuentran en algún lugar entre el voltaje de suministro completo y cero.

Las compuertas TTL funcionan con un voltaje nominal de alimentación de 5 voltios, +/- 0.25 voltios. Idealmente, una señal TTL “alta” sería 5.00 voltios exactamente, y una señal TTL “baja” 0.00 voltios exactamente. Sin embargo, los circuitos de puerta TTL reales no pueden emitir tales niveles de voltaje perfectos, y están diseñados para aceptar señales “altas” y “bajas” que se desvían sustancialmente de estos valores ideales. Los voltajes de señal de entrada “aceptables” varían de 0 voltios a 0.8 voltios para un estado lógico “bajo”, y de 2 voltios a 5 voltios para un estado lógico “alto”. Los voltajes de señal de salida “aceptables” (niveles de voltaje garantizados por el fabricante de la puerta en un rango específico de condiciones de carga) varían de 0 voltios a 0.5 voltios para un estado lógico “bajo”, y 2.7 voltios a 5 voltios para un estado lógico “alto”:

Si se enviara una señal de voltaje entre 0.8 voltios y 2 voltios a la entrada de una puerta TTL, no habría una respuesta segura de la puerta. Tal señal se consideraría incierta, y ningún fabricante de puertas lógicas garantizaría cómo interpretaría su circuito de puerta tal señal.

Como puede ver, los rangos tolerables para los niveles de señal de salida son más estrechos que para los niveles de señal de entrada, para garantizar que cualquier puerta TTL que emita una señal digital a la entrada de otra puerta TTL transmitirá voltajes aceptables para la puerta receptora. La diferencia entre los rangos tolerables de salida y entrada se denomina margen de ruido de la puerta. Para las puertas TTL, el margen de ruido de bajo nivel es la diferencia entre 0.8 voltios y 0.5 voltios (0.3 voltios), mientras que el margen de ruido de alto nivel es la diferencia entre 2.7 voltios y 2 voltios (0.7 voltios). En pocas palabras, el margen de ruido es la cantidad máxima de voltaje espurio o “ruido” que puede superponerse a una señal de voltaje de salida de puerta débil antes de que la puerta receptora pueda interpretarla erróneamente:

Los circuitos de puerta CMOS tienen especificaciones de señal de entrada y salida que son bastante diferentes de TTL. Para una puerta CMOS que opera a un voltaje de fuente de alimentación de 5 voltios, los voltajes de señal de entrada aceptables varían de 0 voltios a 1.5 voltios para un estado lógico “bajo”, y 3.5 voltios a 5 voltios para un estado lógico “alto”. Los voltajes de señal de salida “aceptables” (niveles de voltaje garantizados por el fabricante de la puerta en un rango específico de condiciones de carga) varían de 0 voltios a 0.05 voltios para un estado lógico “bajo”, y de 4.95 voltios a 5 voltios para un estado lógico “alto”:

Debe ser obvio a partir de estas cifras que los circuitos de puerta CMOS tienen márgenes de ruido mucho mayores que TTL: 1.45 voltios para CMOS de bajo nivel y márgenes de alto nivel, versus un máximo de 0.7 voltios para TTL. En otras palabras, los circuitos CMOS pueden tolerar más del doble de la cantidad de voltaje de “ruido” superpuesto en sus líneas de entrada antes de que resulten errores de interpretación de la señal.

Los márgenes de ruido CMOS se ensanchan aún más con voltajes de funcionamiento más altos. A diferencia de TTL, que está restringido a un voltaje de fuente de alimentación de 5 voltios, CMOS puede ser alimentado por voltajes tan altos como 15 voltios (algunos circuitos CMOS tan altos como 18 voltios). Aquí se muestran los estados aceptables “alto” y “bajo”, tanto para entrada como para salida, de circuitos integrados CMOS que operan a 10 voltios y 15 voltios, respectivamente:

Los márgenes para señales aceptables “alta” y “baja” pueden ser mayores que lo que se muestra en las ilustraciones anteriores. Lo que se muestra representa el rendimiento de la señal de entrada del “peor de los casos”, basado en las especificaciones del fabricante. En la práctica, se puede encontrar que un circuito de puerta tolerará señales “altas” de voltaje considerablemente menor y señales “bajas” de voltaje considerablemente mayor que las especificadas aquí.

Por el contrario, los márgenes de salida extremadamente pequeños que se muestran, que garantizan estados de salida para señales “altas” y “bajas” dentro de 0.05 voltios de los “rieles” de la fuente de alimentación, son optimistas. Dichos niveles de voltaje de salida “sólidos” serán ciertos solo para condiciones de carga mínima. Si la puerta está abasteciendo o hundiendo corriente sustancial a una carga, el voltaje de salida no podrá mantener estos niveles óptimos, debido a la resistencia interna del canal de los MOSFET de salida final de la puerta.

Dentro del rango “incierto” para cualquier entrada de puerta, habrá algún punto de demarcación dividiendo el rango de señal de entrada “bajo” real de la puerta de su rango de señal de entrada “alto” real. Es decir, en algún lugar entre el nivel de voltaje de señal “alto” más bajo y el nivel de voltaje de señal “bajo” más alto garantizado por el fabricante de la puerta, hay un voltaje umbral en el que la puerta cambiará realmente su interpretación de una señal de “bajo” o “alto” o viceversa. Para la mayoría de los circuitos de puerta, este voltaje no especificado es un solo punto:

En presencia de voltaje de “ruido” de CA superpuesto a la señal de entrada de CC, un único punto de umbral en el que la puerta altera su interpretación del nivel lógico dará como resultado una salida errática:

Si este escenario le resulta familiar, es porque recuerda un problema similar con los circuitos de amplificador operacional de comparador de voltaje (analógicos). Con un único punto de umbral en el que una entrada hace que la salida cambie entre los estados “alto” y “bajo”, la presencia de ruido significativo provocará cambios erráticos en la salida:

La solución a este problema es un poco de retroalimentación positiva introducida en el circuito amplificador. Con un amplificador operacional, esto se hace conectando la salida de nuevo a la entrada no inversora (+) a través de una resistencia. En un circuito de puerta, esto implica rediseñar la circuitería de puerta interna, estableciendo la retroalimentación dentro del paquete de puerta en lugar de a través de conexiones externas. Una puerta así diseñada se llama disparador Schmitt. Los disparadores Schmitt interpretan voltajes de entrada variables de acuerdo con dos voltajes de umbral: un umbral positivo (V T+) y un umbral negativo (V T-):

Las puertas de disparo Schmitt se distinguen en diagramas esquemáticos por el pequeño símbolo de “histéresis” dibujado dentro de ellas, que recuerda a la curva B-H para un material ferromagnético. La histéresis engendrada por la retroalimentación positiva dentro de los circuitos de la puerta agrega un nivel adicional de inmunidad al ruido al rendimiento de la puerta. Las puertas de disparo Schmitt se utilizan frecuentemente en aplicaciones donde se espera ruido en la (s) línea (s) de señal de entrada, y/o donde una salida errática sería muy perjudicial para el rendimiento del sistema.

Los diferentes requisitos de nivel de voltaje de la tecnología TTL y CMOS presentan problemas cuando los dos tipos de puertas se utilizan en el mismo sistema. Aunque operar puertas CMOS en el mismo voltaje de fuente de alimentación de 5.00 voltios requerido por las puertas TTL no es un problema, los niveles de voltaje de salida TTL no serán compatibles con los requisitos de voltaje de entrada CMOS.

Tomemos, por ejemplo, una puerta TTL NAND que emite una señal en la entrada de una puerta de inversor CMOS. Ambas compuertas son alimentadas por el mismo suministro de 5.00 voltios (V cc). Si la puerta TTL emite una señal “baja” (garantizada para estar entre 0 voltios y 0.5 voltios), será interpretada correctamente por la entrada de la puerta CMOS como un “bajo” (esperando un voltaje entre 0 voltios y 1.5 voltios):

Sin embargo, si la puerta TTL emite una señal “alta” (garantizada para estar entre 5 voltios y 2.7 voltios), podría no ser interpretada correctamente por la entrada de la puerta CMOS como una “alta” (esperando un voltaje entre 5 voltios y 3.5 voltios):

Dada esta discrepancia, es completamente posible que la puerta TTL emita una señal válida “alta” (válida, es decir, de acuerdo con los estándares para TTL) que se encuentra dentro del rango “incierto” para la entrada CMOS, y puede ser interpretada (falsamente) como un “bajo” por la puerta receptora. Una “solución” fácil para este problema es aumentar el nivel de voltaje de señal “alto” de la puerta TTL por medio de una resistencia pullup:

Algo más que esto, sin embargo, se requiere para interconectar una salida TTL con una entrada CMOS, si la puerta CMOS de recepción está alimentada por un voltaje de fuente de alimentación mayor:

No habrá ningún problema con que la puerta CMOS interprete la salida “baja” de la puerta TTL, por supuesto, pero una señal “alta” de la puerta TTL es otra cuestión completamente diferente. El rango de voltaje de salida garantizado de 2.7 voltios a 5 voltios desde la salida de la puerta TTL no está cerca del rango aceptable de la puerta CMOS de 7 voltios a 10 voltios para una señal “alta”. Sin embargo, si usamos una puerta TTL de colector abierto en lugar de una puerta de salida de tótem-polo, una resistencia de pullup al riel de suministro dd de 10 voltios elevará el voltaje de salida “alto” de la puerta TTL al voltaje de fuente de alimentación completo que suministra la puerta CMOS. Dado que una puerta de colector abierto solo puede hundir corriente, no corriente de fuente, el nivel de voltaje de estado “alto” está completamente determinado por la fuente de alimentación a la que está conectada la resistencia de pullup, resolviendo así cuidadosamente el problema de desajuste:

Debido a las excelentes características de voltaje de salida de las puertas CMOS, normalmente no hay problema para conectar una salida CMOS a una entrada TTL. El único problema significativo es la carga de corriente que presentan las entradas TTL, ya que la salida CMOS debe hundir corriente para cada una de las entradas TTL mientras se encuentra en el estado “bajo”.

Sin embargo, cuando la compuerta CMOS en cuestión es alimentada por una fuente de voltaje superior a 5 voltios (V cc), se generará un problema. El estado de salida “alto” de la puerta CMOS, siendo mayor de 5 voltios, excederá los límites de entrada aceptables de la puerta TTL para una señal “alta”. Una solución a este problema es crear un circuito inversor de “colector abierto” usando un transistor NPN discreto, y usarlo para interconectar las dos puertas juntas:

La resistencia “R pullup” es opcional, ya que las entradas TTL automáticamente asumen un estado “alto” cuando se dejan flotantes, que es lo que sucederá cuando la salida de la puerta CMOS sea “baja” y el transistor se corte. Por supuesto, una consecuencia muy importante de implementar esta solución es la inversión lógica creada por el transistor: cuando la puerta CMOS emite una señal “baja”, la puerta TTL ve una entrada “alta”; y cuando la puerta CMOS emite una señal “alta”, el transistor se satura y la puerta TTL ve una entrada “baja”. En tanto esta inversión se tenga en cuenta en el esquema lógico del sistema, todo estará bien.

This page titled 3.10: Niveles de Voltaje de Señal Lógica is shared under a GNU Free Documentation License 1.3 license and was authored, remixed, and/or curated by Tony R. Kuphaldt (All About Circuits) via source content that was edited to the style and standards of the LibreTexts platform.