Saltar al contenido principal

# 4.4: Resumen de la Unidad 4

$$\newcommand{\vecs}[1]{\overset { \scriptstyle \rightharpoonup} {\mathbf{#1}} }$$

$$\newcommand{\vecd}[1]{\overset{-\!-\!\rightharpoonup}{\vphantom{a}\smash {#1}}}$$

$$\newcommand{\id}{\mathrm{id}}$$ $$\newcommand{\Span}{\mathrm{span}}$$

( \newcommand{\kernel}{\mathrm{null}\,}\) $$\newcommand{\range}{\mathrm{range}\,}$$

$$\newcommand{\RealPart}{\mathrm{Re}}$$ $$\newcommand{\ImaginaryPart}{\mathrm{Im}}$$

$$\newcommand{\Argument}{\mathrm{Arg}}$$ $$\newcommand{\norm}[1]{\| #1 \|}$$

$$\newcommand{\inner}[2]{\langle #1, #2 \rangle}$$

$$\newcommand{\Span}{\mathrm{span}}$$

$$\newcommand{\id}{\mathrm{id}}$$

$$\newcommand{\Span}{\mathrm{span}}$$

$$\newcommand{\kernel}{\mathrm{null}\,}$$

$$\newcommand{\range}{\mathrm{range}\,}$$

$$\newcommand{\RealPart}{\mathrm{Re}}$$

$$\newcommand{\ImaginaryPart}{\mathrm{Im}}$$

$$\newcommand{\Argument}{\mathrm{Arg}}$$

$$\newcommand{\norm}[1]{\| #1 \|}$$

$$\newcommand{\inner}[2]{\langle #1, #2 \rangle}$$

$$\newcommand{\Span}{\mathrm{span}}$$ $$\newcommand{\AA}{\unicode[.8,0]{x212B}}$$

$$\newcommand{\vectorA}[1]{\vec{#1}} % arrow$$

$$\newcommand{\vectorAt}[1]{\vec{\text{#1}}} % arrow$$

$$\newcommand{\vectorB}[1]{\overset { \scriptstyle \rightharpoonup} {\mathbf{#1}} }$$

$$\newcommand{\vectorC}[1]{\textbf{#1}}$$

$$\newcommand{\vectorD}[1]{\overrightarrow{#1}}$$

$$\newcommand{\vectorDt}[1]{\overrightarrow{\text{#1}}}$$

$$\newcommand{\vectE}[1]{\overset{-\!-\!\rightharpoonup}{\vphantom{a}\smash{\mathbf {#1}}}}$$

$$\newcommand{\vecs}[1]{\overset { \scriptstyle \rightharpoonup} {\mathbf{#1}} }$$

$$\newcommand{\vecd}[1]{\overset{-\!-\!\rightharpoonup}{\vphantom{a}\smash {#1}}}$$

$$\newcommand{\avec}{\mathbf a}$$ $$\newcommand{\bvec}{\mathbf b}$$ $$\newcommand{\cvec}{\mathbf c}$$ $$\newcommand{\dvec}{\mathbf d}$$ $$\newcommand{\dtil}{\widetilde{\mathbf d}}$$ $$\newcommand{\evec}{\mathbf e}$$ $$\newcommand{\fvec}{\mathbf f}$$ $$\newcommand{\nvec}{\mathbf n}$$ $$\newcommand{\pvec}{\mathbf p}$$ $$\newcommand{\qvec}{\mathbf q}$$ $$\newcommand{\svec}{\mathbf s}$$ $$\newcommand{\tvec}{\mathbf t}$$ $$\newcommand{\uvec}{\mathbf u}$$ $$\newcommand{\vvec}{\mathbf v}$$ $$\newcommand{\wvec}{\mathbf w}$$ $$\newcommand{\xvec}{\mathbf x}$$ $$\newcommand{\yvec}{\mathbf y}$$ $$\newcommand{\zvec}{\mathbf z}$$ $$\newcommand{\rvec}{\mathbf r}$$ $$\newcommand{\mvec}{\mathbf m}$$ $$\newcommand{\zerovec}{\mathbf 0}$$ $$\newcommand{\onevec}{\mathbf 1}$$ $$\newcommand{\real}{\mathbb R}$$ $$\newcommand{\twovec}[2]{\left[\begin{array}{r}#1 \\ #2 \end{array}\right]}$$ $$\newcommand{\ctwovec}[2]{\left[\begin{array}{c}#1 \\ #2 \end{array}\right]}$$ $$\newcommand{\threevec}[3]{\left[\begin{array}{r}#1 \\ #2 \\ #3 \end{array}\right]}$$ $$\newcommand{\cthreevec}[3]{\left[\begin{array}{c}#1 \\ #2 \\ #3 \end{array}\right]}$$ $$\newcommand{\fourvec}[4]{\left[\begin{array}{r}#1 \\ #2 \\ #3 \\ #4 \end{array}\right]}$$ $$\newcommand{\cfourvec}[4]{\left[\begin{array}{c}#1 \\ #2 \\ #3 \\ #4 \end{array}\right]}$$ $$\newcommand{\fivevec}[5]{\left[\begin{array}{r}#1 \\ #2 \\ #3 \\ #4 \\ #5 \\ \end{array}\right]}$$ $$\newcommand{\cfivevec}[5]{\left[\begin{array}{c}#1 \\ #2 \\ #3 \\ #4 \\ #5 \\ \end{array}\right]}$$ $$\newcommand{\mattwo}[4]{\left[\begin{array}{rr}#1 \amp #2 \\ #3 \amp #4 \\ \end{array}\right]}$$ $$\newcommand{\laspan}[1]{\text{Span}\{#1\}}$$ $$\newcommand{\bcal}{\cal B}$$ $$\newcommand{\ccal}{\cal C}$$ $$\newcommand{\scal}{\cal S}$$ $$\newcommand{\wcal}{\cal W}$$ $$\newcommand{\ecal}{\cal E}$$ $$\newcommand{\coords}[2]{\left\{#1\right\}_{#2}}$$ $$\newcommand{\gray}[1]{\color{gray}{#1}}$$ $$\newcommand{\lgray}[1]{\color{lightgray}{#1}}$$ $$\newcommand{\rank}{\operatorname{rank}}$$ $$\newcommand{\row}{\text{Row}}$$ $$\newcommand{\col}{\text{Col}}$$ $$\renewcommand{\row}{\text{Row}}$$ $$\newcommand{\nul}{\text{Nul}}$$ $$\newcommand{\var}{\text{Var}}$$ $$\newcommand{\corr}{\text{corr}}$$ $$\newcommand{\len}[1]{\left|#1\right|}$$ $$\newcommand{\bbar}{\overline{\bvec}}$$ $$\newcommand{\bhat}{\widehat{\bvec}}$$ $$\newcommand{\bperp}{\bvec^\perp}$$ $$\newcommand{\xhat}{\widehat{\xvec}}$$ $$\newcommand{\vhat}{\widehat{\vvec}}$$ $$\newcommand{\uhat}{\widehat{\uvec}}$$ $$\newcommand{\what}{\widehat{\wvec}}$$ $$\newcommand{\Sighat}{\widehat{\Sigma}}$$ $$\newcommand{\lt}{<}$$ $$\newcommand{\gt}{>}$$ $$\newcommand{\amp}{&}$$ $$\definecolor{fillinmathshade}{gray}{0.9}$$

Al final de esta unidad, los alumnos estarán conocedores de las estrategias de las interfaces de E/S. Esto implica la accesibilidad de los dispositivos conectados al procesador y donde deben realizarse transferencias de E/S entre ellos y el procesador. los diversos métodos de acceso, por ejemplo sondeo, interrupción y DMA. El proceso de interrupción también se aprende en esta sección.

La siguiente sección pondrá a prueba la comprensión de los alumnos de esta unidad

Instrucciones

Responde las siguientes preguntas

1.Explicar dos estrategias que rigen las transferencias de E/S

2. ¿Qué es el apretón de manos y cómo se lleva a cabo?

Las marcas se otorgarán como se muestra a continuación

 pregunta subpregunta marcas otorgadas 1 explicaciones de cualquier marca de dos @ 4 8 2 definición premio 2 marcas, explicación de cómo funciona 4 marcas. 6 Total 14

## Feedback

1. Expalin cualquiera de los dos siguientes

La E/S programada (PIO) se refiere a las transferencias de datos iniciadas por una CPU bajo el control del software del controlador para acceder a registros o memoria en un dispositivo. La CPU emite un comando y luego espera a que se completen las operaciones de E/S. Como la CPU es más rápida que el módulo de E/S, el problema con la E/S programada es que la CPU tiene que esperar mucho tiempo para que el módulo de E/S en cuestión esté listo para la recepción o transmisión de datos. La CPU, mientras espera, debe verificar repetidamente el estado del módulo de E/S, y este proceso se conoce como sondeo. En consecuencia, el nivel de desempeño de todo el sistema se ve gravemente degradado.

La CPU emite comandos al módulo de E/S y luego continúa con su trabajo normal hasta que es interrumpido por el dispositivo de E/S al finalizar su trabajo.

Para la entrada, el dispositivo interrumpe la CPU cuando llegan nuevos datos y está listo para ser recuperado por el procesador del sistema. Las acciones reales a realizar dependen de si el dispositivo usa puertos de E/S, mapeo de memoria.

Para la salida, el dispositivo entrega una interrupción ya sea cuando está listo para aceptar nuevos datos o para reconocer una transferencia de datos exitosa. Los dispositivos con asignación de memoria y compatibles con DMA generalmente generan interrupciones para decirle al sistema que han terminado con el búfer.

Aunque Interrupt alivia a la CPU de tener que esperar los dispositivos, pero sigue siendo ineficiente en la transferencia de datos de gran cantidad debido a que la CPU tiene que transferir los datos palabra por palabra entre el módulo de E/S y la memoria.

c. Acceso Directo a Memoria (DMA)

El acceso directo a la memoria (DMA) significa que la CPU otorga autoridad al módulo de E/S para leer o escribir en la memoria sin involucrarse. El módulo DMA controla el intercambio de datos entre la memoria principal y el dispositivo de E/S. Debido al DMA, el dispositivo puede transferir datos directamente hacia y desde la memoria, en lugar de usar la CPU como intermediario, y así puede aliviar la congestión en el bus. La CPU solo está involucrada al principio y al final de la transferencia y se interrumpe solo después de que se haya transferido todo el bloque.

Direct Memory Access necesita un hardware especial llamado controlador DMA (DMAC) que administre las transferencias de datos y arbitre el acceso al bus del sistema. Los controladores están programados con punteros de origen y destino (dónde leer/escribir los datos), contadores para rastrear el número de bytes transferidos y configuraciones, que incluyen tipos de E/S y memoria, interrupciones y estados para los ciclos de CPU.

DMA aumenta la concurrencia del sistema al permitir que la CPU realice tareas mientras el sistema DMA transfiere datos a través del sistema y los buses de memoria. El diseño de hardware es complicado porque el controlador DMA debe estar integrado en el sistema, y el sistema debe permitir que el controlador DMA sea un maestro de bus. El robo de ciclo también puede ser necesario para permitir que la CPU y el controlador DMA compartan el uso del bus de memoria.

2. El apretón de manos es un método de control de E/S para sincronizar los dispositivos de E/S con el microprocesador. este método se utiliza para controlar el microprocesador para que funcione con un dispositivo de E/S a la velocidad de transferencia de datos de los dispositivos de E/S. El apretón de manos es un proceso automatizado de negociación que establece dinámicamente los parámetros de un canal de comunicaciones establecido entre dos entidades antes de que comience la comunicación normal sobre el canal.

This page titled 4.4: Resumen de la Unidad 4 is shared under a CC BY-SA license and was authored, remixed, and/or curated by Harrison Njoroge (African Virtual University) .