Loading [MathJax]/extensions/mml2jax.js
Saltar al contenido principal
Library homepage
 

Text Color

Text Size

 

Margin Size

 

Font Type

Enable Dyslexic Font
LibreTexts Español

Buscar

  • Filtrar resultados
  • Ubicación
  • Clasificación
    • Tipo de artículo
    • Author
    • Show TOC
    • Cover Page
    • License
    • Transcluded
      • Autonumber Section Headings
      • License Version
    • Incluir datos adjuntos
    Buscando en
    Acerca de 1 resultados
    • https://espanol.libretexts.org/Vocacional/Vocacional/Aplicaciones_informaticas_y_tecnologia_de_la_informacion/Hardware_de_Tecnologia_de_la_Informacion/Arquitectura_Avanzada_de_Organizacion_de_Computadoras_(Njoroge)/06%3A_Materiales_auxiliares/6.03%3A_Examen_de_mitad_de_periodo_2
      Durante cualquier ciclo de bus dado, uno de los componentes del sistema conectados al bus del sistema recibe el control del bus. La CPU con su lógica de control de bus es normalmente el maestro, pero ...Durante cualquier ciclo de bus dado, uno de los componentes del sistema conectados al bus del sistema recibe el control del bus. La CPU con su lógica de control de bus es normalmente el maestro, pero otros componentes especialmente diseñados pueden obtener el control del bus enviando una solicitud de bus a la CPU. Después de que se complete el ciclo de bus actual, la CPU devolverá una señal de concesión de bus y el componente que envía la solicitud se convertirá en el maestro.

    Support Center

    How can we help?