6.2: Examen Medio Plazo 1

Última actualización
Guardar como PDF

Page ID: 154384

Harrison Njoroge
African Virtual University

\( \newcommand{\vecs}[1]{\overset { \scriptstyle \rightharpoonup} {\mathbf{#1}} } \) \( \newcommand{\vecd}[1]{\overset{-\!-\!\rightharpoonup}{\vphantom{a}\smash {#1}}} \)\(\newcommand{\id}{\mathrm{id}}\) \( \newcommand{\Span}{\mathrm{span}}\) \( \newcommand{\kernel}{\mathrm{null}\,}\) \( \newcommand{\range}{\mathrm{range}\,}\) \( \newcommand{\RealPart}{\mathrm{Re}}\) \( \newcommand{\ImaginaryPart}{\mathrm{Im}}\) \( \newcommand{\Argument}{\mathrm{Arg}}\) \( \newcommand{\norm}[1]{\| #1 \|}\) \( \newcommand{\inner}[2]{\langle #1, #2 \rangle}\) \( \newcommand{\Span}{\mathrm{span}}\) \(\newcommand{\id}{\mathrm{id}}\) \( \newcommand{\Span}{\mathrm{span}}\) \( \newcommand{\kernel}{\mathrm{null}\,}\) \( \newcommand{\range}{\mathrm{range}\,}\) \( \newcommand{\RealPart}{\mathrm{Re}}\) \( \newcommand{\ImaginaryPart}{\mathrm{Im}}\) \( \newcommand{\Argument}{\mathrm{Arg}}\) \( \newcommand{\norm}[1]{\| #1 \|}\) \( \newcommand{\inner}[2]{\langle #1, #2 \rangle}\) \( \newcommand{\Span}{\mathrm{span}}\)\(\newcommand{\AA}{\unicode[.8,0]{x212B}}\)

Examen Medio Plazo 1 (20%)

Instrucciones

Contestar la siguiente pregunta sea lo más detallada posible Pregunta: Explicar el concepto de interrupciones y DMA.

Esquema de gradación

Las calificaciones a otorgar en base a temas clave mencionados en la explicación. el máximo es de 10 calificaciones para respuestas correctas

Comentarios

Cuando se produce una interrupción, la CPU emite comandos al módulo de E/S y luego continúa con su trabajo normal hasta que el dispositivo de E/S lo interrumpe al finalizar su trabajo.

si se produce una interrupción debido al dispositivo de entrada, el dispositivo interrumpe la CPU cuando llegan nuevos datos y está listo para ser recuperados por el procesador del sistema. Las acciones reales a realizar dependen de si el dispositivo usa puertos de E/S, mapeo de memoria.

si ocurre debido al dispositivo de salida, el dispositivo entrega una interrupción ya sea cuando está listo para aceptar nuevos datos o para reconocer una transferencia de datos exitosa. Los dispositivos con asignación de memoria y con capacidad DMA generalmente generan interrupciones para decirle al sistema que han terminado con el búfer.

Una Interrupción alivia a la CPU de tener que esperar los dispositivos, pero sigue siendo ineficiente en la transferencia de datos de gran cantidad debido a que la CPU tiene que transferir los datos palabra por palabra entre el módulo de E/S y la memoria. A continuación se presentan las operaciones básicas de Interrupción:

CPU emite el comando read
El módulo de E/S obtiene datos del periférico mientras que la CPU realiza otros trabajos
El módulo de E/S interrumpe la CPU
Datos de solicitudes de CPU
Módulo I/O transfiere datos

Acceso directo a memoria (DMA)

El acceso directo a la memoria (DMA) significa que la CPU otorga autoridad al módulo de E/S para leer o escribir en la memoria sin involucrarse. El módulo DMA controla el intercambio de datos entre la memoria principal y el dispositivo de E/S. Debido al DMA, el dispositivo puede transferir datos directamente hacia y desde la memoria, en lugar de usar la CPU como intermediario, y así puede aliviar la congestión en el bus. La CPU solo está involucrada al principio y al final de la transferencia y se interrumpe solo después de que se haya transferido todo el bloque.

Direct Memory Access necesita un hardware especial llamado controlador DMA (DMAC) que administre las transferencias de datos y arbitre el acceso al bus del sistema. Los controladores están programados con punteros de origen y destino (dónde leer/escribir los datos), contadores para rastrear el número de bytes transferidos y configuraciones, que incluyen tipos de E/S y memoria, interrupciones y estados para los ciclos de CPU.

DMA aumenta la concurrencia del sistema al permitir que la CPU realice tareas mientras el sistema DMA transfiere datos a través del sistema y los buses de memoria. El diseño de hardware es complicado porque el controlador DMA debe estar integrado en el sistema, y el sistema debe permitir que el controlador DMA sea un maestro de bus. El robo de ciclo también puede ser necesario para permitir que la CPU y el controlador DMA compartan el uso del bus de memoria.