13.7: Seguimiento de ADC

Última actualización
Guardar como PDF

Page ID: 154576

\( \newcommand{\vecs}[1]{\overset { \scriptstyle \rightharpoonup} {\mathbf{#1}} } \) \( \newcommand{\vecd}[1]{\overset{-\!-\!\rightharpoonup}{\vphantom{a}\smash {#1}}} \)\(\newcommand{\id}{\mathrm{id}}\) \( \newcommand{\Span}{\mathrm{span}}\) \( \newcommand{\kernel}{\mathrm{null}\,}\) \( \newcommand{\range}{\mathrm{range}\,}\) \( \newcommand{\RealPart}{\mathrm{Re}}\) \( \newcommand{\ImaginaryPart}{\mathrm{Im}}\) \( \newcommand{\Argument}{\mathrm{Arg}}\) \( \newcommand{\norm}[1]{\| #1 \|}\) \( \newcommand{\inner}[2]{\langle #1, #2 \rangle}\) \( \newcommand{\Span}{\mathrm{span}}\) \(\newcommand{\id}{\mathrm{id}}\) \( \newcommand{\Span}{\mathrm{span}}\) \( \newcommand{\kernel}{\mathrm{null}\,}\) \( \newcommand{\range}{\mathrm{range}\,}\) \( \newcommand{\RealPart}{\mathrm{Re}}\) \( \newcommand{\ImaginaryPart}{\mathrm{Im}}\) \( \newcommand{\Argument}{\mathrm{Arg}}\) \( \newcommand{\norm}[1]{\| #1 \|}\) \( \newcommand{\inner}[2]{\langle #1, #2 \rangle}\) \( \newcommand{\Span}{\mathrm{span}}\)\(\newcommand{\AA}{\unicode[.8,0]{x212B}}\)

Una tercera variación del tema del convertidor basado en Counter-DAC es, en mi opinión, la más elegante. En lugar de un contador regular “arriba” que conduce el DAC, este circuito utiliza un contador arriba/abajo. El contador se sincroniza continuamente, y la línea de control arriba/abajo es impulsada por la salida del comparador. Entonces, cuando la señal de entrada analógica excede la salida DAC, el contador entra en el modo de “contar hacia arriba”. Cuando la salida DAC excede la entrada analógica, el contador cambia al modo de “cuenta regresiva”. De cualquier manera, la salida DAC siempre cuenta en la dirección adecuada para rastrear la señal de entrada.

Observe cómo no se necesita ningún registro de desplazamiento para amortiguar el recuento binario al final de un ciclo. Dado que la salida del contador rastrea continuamente la entrada (en lugar de contar para cumplir con la entrada y luego restablecer de nuevo a cero), la salida binaria se actualiza legítimamente con cada pulso de reloj.

Una ventaja de este circuito convertidor es la velocidad, ya que el contador nunca tiene que reiniciarse. Tenga en cuenta el comportamiento de este circuito:

Tenga en cuenta el tiempo de actualización mucho más rápido que cualquiera de los otros circuitos ADC de “conteo”. También tenga en cuenta cómo al principio mismo de la trama donde el contador tuvo que “ponerse al día” con la señal analógica, la tasa de cambio para la salida era idéntica a la del primer ADC de conteo. Además, sin registro de desplazamiento en este circuito, la salida binaria en realidad se incrementaría en lugar de saltar de cero a un recuento preciso como lo hizo con el contador y los sucesivos circuitos ADC de aproximación.

Quizás el mayor inconveniente de este diseño ADC es el hecho de que la salida binaria nunca es estable: siempre conmuta entre recuentos con cada pulso de reloj, incluso con una señal de entrada analógica perfectamente estable. Este fenómeno se conoce informalmente como bit bobble, y puede ser problemático en algunos sistemas digitales.

Sin embargo, esta tendencia se puede superar mediante el uso creativo de un registro de turnos. Por ejemplo, la salida del contador puede bloquearse a través de un registro de desplazamiento de paralelo/paralelo de salida solo cuando la salida cambia en dos o más pasos. Construir un circuito para detectar dos o más conteos sucesivos en la misma dirección requiere un poco de ingenio, pero vale la pena el esfuerzo.