8.8: Solución Mintterm frente a Maxterm

Hasta el momento hemos estado encontrando soluciones de Suma-de-Producto (SOP) para problemas de reducción lógica. Para cada una de estas soluciones SOP, también existe una solución Product-Oof-Sumes (POS), que podría ser más útil, dependiendo de la aplicación. Antes de trabajar con una solución de producto de sumas, necesitamos introducir una nueva terminología. El procedimiento a continuación para mapear términos de productos no es nuevo en este capítulo. Sólo queremos establecer un procedimiento formal para minterms para la comparación con el nuevo procedimiento para maxterms.

Un minterm es una expresión booleana que resulta en 1 para la salida de una sola celda, y 0 s para todas las demás celdas en un mapa de Karnaugh, o tabla de verdad. Si un minterm tiene un solo 1 y las celdas restantes como 0 s, parecería cubrir un área mínima de 1 s. La ilustración de arriba a la izquierda muestra el ABC minterm, un solo término de producto, como un solo 1 en un mapa que de otra manera es 0 s. No hemos mostrado los 0 s en nuestros mapas de Karnaugh hasta este punto, ya que es costumbre omitirlos a menos que sea específicamente necesario. Otro minterm A'BC' se muestra arriba a la derecha. El punto a revisar es que la dirección de la celda corresponde directamente al minterm que se está mapeando. Es decir, la celda 111 corresponde al ABC minterm arriba a la izquierda. Arriba a la derecha vemos que el minterm A'BC' corresponde directamente a la celda 010. Una expresión booleana o mapa puede tener múltiples minterms.

Haciendo referencia a la figura anterior, vamos a resumir el procedimiento para colocar un minterm en un mapa K:

• Identificar el término minterm (término del producto) que se va a mapear.
• Escriba el valor numérico binario correspondiente.
• Usar valor binario como dirección para colocar un 1 en el mapa K
• Repita los pasos para otros términos mínimos (términos P dentro de una suma de productos).

Una expresión booleana consistirá la mayoría de las veces en múltiples minterms correspondientes a múltiples celdas en un mapa de Karnaugh como se muestra arriba. Los múltiples minterms en este mapa son los minterms individuales que examinamos en la figura anterior. El punto que revisamos para referencia es que los 1 s salen del mapa K como una dirección de celda binaria que se convierte directamente en uno o más términos del producto. Por directamente queremos decir que un 0 corresponde a una variable complementada, y un 1 corresponde a una variable verdadera. Ejemplo: 010 convierte directamente a A'BC'. No hubo reducción en este ejemplo. Sin embargo, tenemos un resultado de Suma-de-Productos de los minterms.

Haciendo referencia a la figura anterior, vamos a resumir el procedimiento para escribir la ecuación Booleana reducida Suma-de-Productos a partir de un mapa K:

• Formar grupos más grandes de 1 s posibles cubriendo todos los minterms. Los grupos deben ser una potencia de 2.
• Escribir valor numérico binario para grupos.
• Convertir el valor binario a un término de producto.
• Repita los pasos para otros grupos. Cada grupo produce términos p dentro de una Suma-de-Productos.

Nada nuevo hasta el momento, se ha escrito un procedimiento formal para tratar con minterms. Esto sirve como patrón para tratar con maxterms.

A continuación atacamos la función booleana que es 0 para una sola celda y 1 s para todas las demás.

Un maxterm es una expresión booleana que resulta en un 0 para la salida de una sola expresión de celda, y 1 s para todas las demás celdas en el mapa de Karnaugh, o tabla de verdad. La ilustración de arriba a la izquierda muestra el maxterm (A+B+C), un solo término de suma, como un solo 0 en un mapa que de otra manera es 1 s. Si un maxterm tiene un solo 0 y las celdas restantes como 1 s, parecería cubrir un área máxima de 1 s.

Hay algunas diferencias ahora que estamos tratando con algo nuevo, maxterms. El maxterm es un 0, no un 1 en el mapa de Karnaugh. Un término máximo es un término de suma, (A+B+C) en nuestro ejemplo, no un término de producto.

También parece extraño que (A+B+C) se mapee en la celda 000. Para la ecuación Out =( A+B+C) =0, las tres variables (A, B, C) deben ser individualmente iguales a 0. Sólo (0+0+0) =0 será igual a 0. Así colocamos nuestro único 0 para minterm (A+B+C) en la celda A, B, C=000 en el K-map, donde las entradas son todas 0. Este es el único caso que nos dará un 0 para nuestro maxterm. Todas las demás celdas contienen 1 s porque cualquier valor de entrada que no sea ((0,0,0) para (A+B+C) produce 1 s tras la evaluación.

Haciendo referencia a la figura anterior, el procedimiento para colocar un maxterm en el mapa K es:

• Identificar el término Suma que se va a asignar.
• Escriba el valor numérico binario correspondiente.
• Formar el complemento
• Usa el complemento como dirección para colocar un 0 en el mapa K
• Repita para otros maxterms (Términos de suma dentro de la expresión Producto-de-sumas).

Otro término máximo A'+B'+C' se muestra arriba. Numérico 000 corresponde a A'+B'+C'. El complemento es 111. Coloque un 0 para maxterm (A'+B'+C') en esta celda (1,1,1) del mapa K como se muestra arriba.

¿Por qué debería (A'+B'+C') hacer que un 0 esté en la celda 111? Cuando A'+B'+C' es (1'+1'+1'), todos los 1 s en, que es (0+0+0) después de tomar complementos, tenemos la única condición que nos dará un 0. Todos los 1 s se complementan con todos los 0 s, que es 0 cuando OR ed.

Una expresión o mapa Booleano Producto-De-Sumes puede tener múltiples maxterms como se muestra arriba. Maxterm (A+B+C) produce 111 numérico que complementa a 000, colocando un 0 en celda (0,0,0). Maxterm (A+B+C') produce 110 numérico que complementa a 001, colocando un 0 en celda (0,0,1).

Ahora que tenemos la configuración de k-map, lo que realmente nos interesa es mostrar cómo escribir una reducción del producto de sumas. Formar los 0 s en grupos. Ese sería un grupo de dos abajo. Escribe el valor binario correspondiente al suma-término que es (0,0, X). Tanto A como B son 0 para el grupo. Pero, C es a la vez 0 y 1 así que escribimos una X como un lugar para C. Formar el complemento (1,1, X). Escribir el término SUM (A+B) descartando la C y la X que ocupaban su lugar. En general, se espera tener más términos de suma multiplicados juntos en el resultado Producto-De-Sumes. Aunque, aquí tenemos un ejemplo sencillo.

Resumimos el procedimiento para escribir la reducción booleana Producto-De-Sumes para un mapa K:

• Formar grupos más grandes de 0 s posibles, cubriendo todos los maxterms. Los grupos deben ser una potencia de 2.
• Escriba el valor numérico binario para el grupo.
• Complementar el valor numérico binario para el grupo.
• Convertir el valor del complemento a un término de suma.
• Repita los pasos para otros grupos. Cada grupo produce un plazo de suma dentro de un resultado de Producto-De-Sumes.

Ejemplo:

Simplifique la expresión booleana Producto-De-Sumes a continuación, proporcionando un resultado en forma POS.

Solución:

Transfiera los siete maxterms al mapa de abajo como 0 s. Asegúrese de complementar las variables de entrada para encontrar la ubicación de celda adecuada.

Mapeamos los 0 s ya que aparecen de izquierda a derecha de arriba a abajo en el mapa de arriba. Localizamos los últimos tres maxterms con líneas de líder..

Una vez que las celdas estén en su lugar arriba, forman grupos de celdas como se muestra a continuación. Los grupos más grandes darán un término de suma con menos insumos. Menos grupos producirán menos términos de suma en el resultado.

Tenemos tres grupos, por lo que esperamos tener tres sum-terms en nuestro resultado POS anterior. El grupo de 4 células produce un término de suma de 2 variables. Los dos grupos de 2 celdas nos dan dos términos de suma de 3 variables. Se muestran los detalles de cómo llegamos a los términos SUM anteriores. Para un grupo, escriba la dirección de entrada del grupo binario, luego complénela, convirtiéndola en el suma-término booleano. El resultado final es producto de las tres sumas.

Ejemplo:

Simplifique la expresión booleana Producto-De-Sumes a continuación, proporcionando un resultado en forma SOP.

Solución:

Esto parece una repetición del último problema. Es excepto que pedimos una solución de suma de productos en lugar del producto de sumas que acabamos de terminar. Mapee el maxterm 0 s del Producto-De-Sumes dado como en el problema anterior, abajo a la izquierda.

Luego rellena los 1 s implícitos en las celdas restantes del mapa arriba a la derecha.

Formar grupos de 1 s para cubrir todos los 1 s. Luego escriba el resultado simplificado de Suma-de-Productos como en la sección anterior de este capítulo. Esto es idéntico a un problema anterior.

Arriba mostramos tanto la solución Producto-De-Sumes, del ejemplo anterior, como la solución Suma-de-Productos del problema actual para su comparación. ¿Cuál es la solución más simple? El POS usa puertas 3-OR y puerta 1-AND, mientras que el SOP usa puertas 3-AND y puerta 1-OR. Ambos usan cuatro puertas cada una. Echando un vistazo más de cerca, contamos el número de entradas de puerta. El POS usa 8 entradas; el SOP usa 7 entradas. Por la definición de solución de costo mínimo, la solución SOP es más simple. Este es un ejemplo de una respuesta técnicamente correcta que es de poca utilidad en el mundo real.

La mejor solución depende de la complejidad y de la familia lógica que se utilice. La solución SOP suele ser mejor si se usa la familia lógica TTL, ya que las puertas NAND son el bloque de construcción básico, que funciona bien con implementaciones SOP. Por otro lado, una solución POS sería aceptable al usar la familia lógica CMOS ya que todos los tamaños de puertas NOR están disponibles.

Los diagramas de puerta para ambos casos se muestran arriba, Producto de sumas a la izquierda y Suma de Productos a la derecha.

A continuación, echamos un vistazo más de cerca a la versión Suma-de-Productos de nuestra lógica de ejemplo, que se repite a la izquierda.

Sobre todo Y las puertas a la izquierda han sido reemplazadas por puertas NAND a la derecha.. La puerta OR en la salida es reemplazada por una puerta NAND. Para probar que la lógica AND-OR es equivalente a la lógica NAND-NAND, mueva las burbujas invertidas del inversor en la salida de las puertas 3-NAND a la entrada del NAND final como se muestra al ir de arriba a la derecha a abajo a la izquierda.

Arriba a la derecha vemos que la puerta NAND de salida con entradas invertidas es lógicamente equivalente a una puerta OR por el teorema de DeMorgan y la doble negación. Esta información es útil para construir lógica digital en un entorno de laboratorio donde las puertas NAND de la familia lógica TTL están más fácilmente disponibles en una amplia variedad de configuraciones que en otros tipos.

El Procedimiento para construir la lógica NAND-NAND, en lugar de la lógica AND-OR, es el siguiente:

• Produzca un diseño lógico reducido de Suma-de-Productos.
• Al dibujar el diagrama de cableado del SOP, reemplace todas las compuertas (tanto AND como OR) por compuertas NAND.
• Las entradas no utilizadas deben estar ligadas a la lógica Alta.
• En caso de solución de problemas, los nodos internos en el primer nivel de las salidas de puerta NAND NO coinciden con los niveles lógicos del diagrama AND-OR, sino que están invertidos. Utilice el diagrama lógico NAND-NAND. Sin embargo, las entradas y la salida final son idénticas.
• Etiquetar cualquier paquete múltiple U1, U2,.. etc.
• Utilice la hoja de datos para asignar números de pin a las entradas y salidas de todas las puertas.

Ejemplo:

Revisemos un problema anterior que implica una minimización de SOP. Producir una solución de producto de sumas. Compare la solución POS con el SOP anterior.

Solución:

Arriba a la izquierda tenemos el problema original comenzando con una expresión booleana no simplificada de 9 minutos. Revisando, se formaron cuatro grupos de 4 células para producir un resultado de SOP de 4 producto-término, inferior izquierda.

En la figura media, arriba, rellenamos los espacios vacíos con los 0 s implícitos. Los 0 s forman dos grupos de 4 celdas. El grupo azul sólido es (A'+B), el grupo rojo discontinuas es (C'+D). Esto arroja dos términos de suma en el resultado del producto de sumas, arriba a la derecha Out = (A'+B) (C'+D)

Al comparar la simplificación anterior de SOP, izquierda, con la simplificación de POS, derecha, se muestra que el POS es la solución de menor costo. El SOP usa un total de 5 puertas, el POS usa solo 3 puertas. Esta solución POS incluso se ve atractiva cuando se utiliza la lógica TTL debido a la simplicidad del resultado. Podemos encontrar puertas Y y una puerta OR con 2 entradas.

Los diagramas de puerta SOP y POS se muestran arriba para nuestro problema de comparación.

Dados los pines para las puertas de circuito integrado de la familia lógica TTL a continuación, etiquete el diagrama maxterm arriba a la derecha con designadores de circuito (U1-a, U1-b, U2-a, etc.) y números de pin.

Cada paquete de circuitos integrados que utilicemos recibirá un designador de circuito: U1, U2, U3. Para distinguir entre las compuertas individuales dentro del paquete, se identifican como a, b, c, d, etc. El paquete 7404 hex-inverter es U1. Los inversores individuales en él son U1-a, U1-b, U1-c, etc. U2 se asigna a la puerta OR cuádruple 7432. U3 se asigna a la puerta AND del cuádruple 7408. Con referencia a los números de pin en el diagrama de paquetes anterior, asignamos números de pines a todas las entradas y salidas de puerta en el diagrama esquemático a continuación.

Ahora podemos construir este circuito en un entorno de laboratorio. O bien, podríamos diseñar una placa de circuito impreso para ello. Una placa de circuito impreso contiene “cableado” de lámina de cobre respaldado por un sustrato no conductor de fenólico o epoxi-fibra de vidrio. Las placas de circuito impreso se utilizan para producir en masa circuitos electrónicos. Muela las entradas de las compuertas no utilizadas.

Etiquete el diagrama de solución POS anterior arriba a la izquierda (tercera figura atrás) con designadores de circuito y números de pin. Esto será similar a lo que acabamos de hacer.

Podemos encontrar puertas Y de 2 entradas, 7408 en el ejemplo anterior. Sin embargo, tenemos problemas para encontrar una puerta OR de 4 entradas en nuestro catálogo TTL. El único tipo de puerta con 4 entradas es la puerta 7420 NAND que se muestra arriba a la derecha.

Podemos convertir la puerta NAND de 4 entradas en una puerta OR de 4 entradas invirtiendo las entradas a la puerta NAND como se muestra a continuación. Entonces usaremos la puerta 7420 NAND de 4 entradas como puerta OR invirtiendo las entradas.

No utilizaremos inversores discretos para invertir las entradas a la puerta NAND 7420 de 4 entradas, sino que la impulsaremos con puertas NAND de 2 entradas en lugar de las puertas AND llamadas en la solución SOP, minterm. La inversión en la salida de las puertas NAND de 2 entradas suministra la inversión para la puerta OR de 4 entradas.

El resultado se muestra arriba. Es la única forma práctica de construirlo realmente con puertas TTL usando la lógica NAND-NAND reemplazando la lógica AND-OR.