Saltar al contenido principal
LibreTexts Español

3.11: JFET

  • Page ID
    86340
  • \( \newcommand{\vecs}[1]{\overset { \scriptstyle \rightharpoonup} {\mathbf{#1}} } \) \( \newcommand{\vecd}[1]{\overset{-\!-\!\rightharpoonup}{\vphantom{a}\smash {#1}}} \)\(\newcommand{\id}{\mathrm{id}}\) \( \newcommand{\Span}{\mathrm{span}}\) \( \newcommand{\kernel}{\mathrm{null}\,}\) \( \newcommand{\range}{\mathrm{range}\,}\) \( \newcommand{\RealPart}{\mathrm{Re}}\) \( \newcommand{\ImaginaryPart}{\mathrm{Im}}\) \( \newcommand{\Argument}{\mathrm{Arg}}\) \( \newcommand{\norm}[1]{\| #1 \|}\) \( \newcommand{\inner}[2]{\langle #1, #2 \rangle}\) \( \newcommand{\Span}{\mathrm{span}}\) \(\newcommand{\id}{\mathrm{id}}\) \( \newcommand{\Span}{\mathrm{span}}\) \( \newcommand{\kernel}{\mathrm{null}\,}\) \( \newcommand{\range}{\mathrm{range}\,}\) \( \newcommand{\RealPart}{\mathrm{Re}}\) \( \newcommand{\ImaginaryPart}{\mathrm{Im}}\) \( \newcommand{\Argument}{\mathrm{Arg}}\) \( \newcommand{\norm}[1]{\| #1 \|}\) \( \newcommand{\inner}[2]{\langle #1, #2 \rangle}\) \( \newcommand{\Span}{\mathrm{span}}\)\(\newcommand{\AA}{\unicode[.8,0]{x212B}}\)

    ¡CNX se retira! Los libros de texto de OpenStax siempre estarán disponibles en openstax.org. El contenido creado por la comunidad permanecerá disponible hasta agosto de 2022 y luego se trasladará a Internet Archive. Conoce más aquí
    Vista en perspectiva de un bloque rectangular de p-silicio. Dos regiones rectangulares en forma de prisma de n-silicio se encuentran dentro de este bloque: una tiene su cara superior enrasada con la cara superior del bloque general y otra tiene su cara inferior enrasada con la cara inferior del bloque general.
    Figura\(\PageIndex{1}\): JFET
    Vista lateral del JGET de la Figura 1 anterior, con una pequeña región en el lado izquierdo del p-silicio marcada como fuente y una pequeña región a la derecha marcada como el drenaje. La fuente está conectada a tierra y el drenaje se conecta al extremo negativo de una fuente de voltaje V_DS cuyo extremo positivo está conectado a tierra. Las dos regiones de n-silicio están conectadas entre sí. La región superior de n-silicio está conectada al extremo positivo de una fuente de voltaje V_GS, cuyo otro lado está conectado a tierra.
    Figura\(\PageIndex{2}\): Sesgar un JFET

    Las dos regiones n están conectadas entre sí y tienen polarización inversa con respecto al sustrato de tipo p. Una segunda batería,\(V_{\text{ds}}\), se utiliza para extraer corriente de la fuente mediante la aplicación de un voltaje negativo entre el drenaje y la fuente. Las uniones n-p polarizadas inversas crean una región de agotamiento que se extiende hacia el material tipo p a través del cual los orificios viajan a medida que van de la fuente al drenaje (¿un canal?). Al ajustar el valor de\(V_{\text{gs}}\), se puede hacer que la región de agotamiento sea más pequeña o más grande, aumentando o disminuyendo así la corriente de drenaje.

    El estudiante observador también notará que la polaridad de la\(V_{\text{ds}}\) batería hace que haya más polarización inversa a través de las uniones p-n en el extremo de drenaje del canal que en el extremo fuente. Así, una representación más precisa del JFET sería lo que se muestra en la Figura\(\PageIndex{3}\). Cuando el voltaje de drenaje/fuente es lo suficientemente grande, las dos regiones de agotamiento se unirán entre sí y, al igual que con el MOSFET, el canal se pellizca, como se muestra en la Figura\(\PageIndex{4}\).

    JFET sesgado de la Figura 2 anterior, con regiones de agotamiento dibujadas como líneas punteadas alrededor de las regiones de n-silicio. Los bordes de las regiones de agotamiento entre las dos áreas de n-silicio están ampliamente espaciados a la izquierda, más cerca de la fuente en el sustrato de p-silicio, y gradualmente se acercan a medida que avanzan hacia la derecha, o hacia el drenaje en el p-silicio.
    Figura\(\PageIndex{3}\): La región de agotamiento controla la corriente
    El JFET de la Figura 3 anterior, siendo más dramático el ensanchamiento de las regiones de agotamiento de izquierda a derecha, de manera que las líneas punteadas entre las dos regiones de n-silicio se cruzan entre sí antes de que lleguen a los extremos derechos de sus respectivas regiones de n-silicio.
    Figura\(\PageIndex{4}\): Pinch-Off

    Por sorprendente que parezca, cuando trabajas las ecuaciones que describen cómo se extiende la región de agotamiento\(V_{\text{gs}}\) y cómo cambia el mecanismo de pinch-off\(I_{D}\), terminas con el comportamiento y ecuaciones, que son bastante similares a las de un MOSFET de modo de agotamiento.

    El uso de JFET es un poco más engorroso que un MOSFET normal. Debe asegurarse de que la unión puerta-sustrato siempre permanezca polarizada inversa, y dado que el JFET solo puede ser un dispositivo de modo de agotamiento, debe tener un voltaje en la puerta si desea apagar el transistor. Sin embargo, el JFET tiene una ventaja sobre el MOSFET. Hace un tiempo calculamos el valor para\(C_{\text{ox}}\), la capacitancia de óxido, y encontramos que estaba en el orden de\(10^{-7} \ \frac{\mathrm{F}}{\mathrm{cm}^2}\). Una puerta MOSFET típica puede ser\(1 \ \mu \mathrm{m}\) larga por\(20 \ \mu \mathrm{m}\) amplia, por lo que tendría un área de puerta de\(20 \ \mu \mathrm{m}^{2}\) o\(2 \times 10^{-7} \ \mathrm{cm}^{2}\). Por lo tanto, la capacitancia total de la puerta es solo de aproximadamente\(10^{-14} \mathrm{~F}\).


    This page titled 3.11: JFET is shared under a CC BY 1.0 license and was authored, remixed, and/or curated by Bill Wilson.